[發明專利]用于半導體器件的雙應變包覆層

有效

• 申請號: 201380080950.3
• 申請日: 2013-12-16
• 公開（公告）號: CN105723514B
• 公開（公告）日: 2019-12-10
• 發明（設計）人: S·M·塞亞;R·科特利爾;H·W·肯內爾;K·J·庫恩;T·加尼
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 72002 永新專利商標代理有限公司
• 代理人: 陳松濤;王英

1.一種半導體器件，包括：

襯底；

至少一個p型半導體主體和至少一個n型半導體主體，所述至少一個p型半導體主體和所述至少一個n型半導體主體兩者設置在所述襯底之上，并且所述至少一個p型半導體主體和所述至少一個n型半導體主體兩者具有包括SiGe的半導體材料，所述單個半導體主體具有設置在源極區與漏極區之間的溝道區；

弛豫層，所述弛豫層設置在所述襯底之上，并且具有形成所述p型半導體主體和所述n型半導體主體兩者的弛豫硅鍺(SiGe)的直立延伸；

應變包覆層，所述應變包覆層設置在至少一個p型半導體主體和至少一個n型半導體主體的所述溝道區上，并且所述應變包覆層具有根據所述半導體主體是p型還是n型而不同的材料，其中，所述應變包覆層設置在所述至少一個p型半導體主體和所述至少一個n型半導體主體的上部上，而不設置在所述至少一個p型半導體主體和所述至少一個n型半導體主體的下部上，其中，所述至少一個p型半導體主體和所述至少一個n型半導體主體的所述上部中的缺陷濃度比所述至少一個p型半導體主體和所述至少一個n型半導體主體的所述下部中的低；

柵極電介質層，所述柵極電介質層設置在所述包覆層之上；

柵極電極，所述柵極電極設置在所述柵極電介質層之上；以及

源極材料或漏極材料，所述源極材料或所述漏極材料分別設置在所述源極區和所述漏極區中的每個區域中。

2.根據權利要求1所述的半導體器件，其中，所述半導體主體由弛豫SiGe形成，所述弛豫SiGe具有比所述n型半導體主體上的所述包覆層的晶格常數更大的晶格常數，并且具有比所述p型半導體主體上的所述包覆層的晶格常數更小的晶格常數。

3.根據權利要求1-2中的任一項所述的半導體器件，包括：在所述p型半導體主體上的所述包覆層處的壓縮應力、以及在所述n型半導體主體上的所述包覆層處的拉伸應力。

4.根據權利要求1-2中的任一項所述的半導體器件，其中，所述p型半導體主體上的所述包覆層為SiGe或Ge，并且其中，所述n型半導體主體上的所述包覆層為Si。

5.根據權利要求1-2中的任一項所述的半導體器件，其中，所述p型半導體主體上的所述包覆層為具有比所述p型半導體主體的SiGe中更大的Ge比率的SiGe。

6.根據權利要求1-2中的任一項所述的半導體器件，其中，所述源極區和所述漏極區包括以下至少其中之一：

與相同半導體主體上的所述包覆層相同的材料，以及

由于與所述半導體主體的弛豫材料接近而在所述源極區和所述漏極區中產生應變的材料。

7.根據權利要求1-2中的任一項所述的半導體器件，其中，所述半導體主體是鰭狀物，所述鰭狀物具有側壁和延伸穿過所述溝道區的溝道流動方向，并且其中，所述鰭狀物具有晶格，所述晶格被定向為使所述鰭狀物具有(100)側壁表面和面向所述溝道流動方向并且在所述包覆層處的(110)取向。