[發(fā)明專利]用于檢測競爭條件的技術(shù)

在審

• 申請?zhí)枺?/td>: 201380080889.2
• 申請日: 2013-12-12
• 公開（公告）號: CN105706063A
• 公開（公告）日: 2016-06-22
• 發(fā)明（設(shè)計）人: 胡世亮;G.A.波卡姆;C.L.佩雷拉;J.E.戈特施利奇
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F11/28
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 徐予紅;張懿

1.一種用于檢測競爭條件的設(shè)備，包括：

處理器組件，包括監(jiān)視單元；

觸發(fā)器組件，用于由所述處理器組件執(zhí)行以將所述監(jiān)視單元配置成檢測與對數(shù)據(jù)段的訪問之間的競爭條件關(guān)聯(lián)的高速緩存事件，并響應(yīng)于所述高速緩存事件的發(fā)生而捕獲所述處理器組件的狀態(tài)的指示以生成監(jiān)視數(shù)據(jù)；以及

計數(shù)器組件，用于由所述處理器組件執(zhí)行以將所述監(jiān)視單元的計數(shù)器配置成實現(xiàn)以小于所述高速緩存事件的每次發(fā)生的頻率捕獲所述處理器組件的所述狀態(tài)的指示。

2.如權(quán)利要求1所述的設(shè)備，所述觸發(fā)器組件基于包括由所述處理器組件同時執(zhí)行的多個部分的應(yīng)用例程當(dāng)前是否由所述處理器組件執(zhí)行來動態(tài)實現(xiàn)所述指示的捕獲。

3.如權(quán)利要求1所述的設(shè)備，包括：過濾器組件，用于由所述處理器組件執(zhí)行以基于所述高速緩存事件不是由在由所述處理器組件執(zhí)行的應(yīng)用例程的第一部分對所述數(shù)據(jù)段的第一訪問與由所述應(yīng)用例程的第二部分對所述數(shù)據(jù)段的第二訪問之間的競爭條件引起來從所述監(jiān)視數(shù)據(jù)中移除所述指示，以生成包括所述監(jiān)視數(shù)據(jù)的所述處理器組件的所述狀態(tài)的多個指示的子集的縮減數(shù)據(jù)，第一訪問包括寫操作并且第二訪問包括讀操作和寫操作之一。

4.如權(quán)利要求3所述的設(shè)備，所述過濾器組件基于所述第一部分、所述第二部分、執(zhí)行所述第一部分和第二部分之一的所述處理器組件的核或者所述第一部分和第二部分之一的執(zhí)行線程中的至少一項的標(biāo)識符來確定所述高速緩存事件是否由所述第一訪問與所述第二訪問之間的競爭條件引起。

5.如權(quán)利要求1所述的設(shè)備，所述競爭條件包括在用于讀所述數(shù)據(jù)段的第一執(zhí)行線程中由所述處理器組件執(zhí)行的第一應(yīng)用例程的讀操作與在用于寫所述數(shù)據(jù)段的第二執(zhí)行線程中由所述處理器組件執(zhí)行的第二應(yīng)用例程的寫操作之間的競爭條件。

6.如權(quán)利要求1所述的設(shè)備，包括另一處理器組件，所述觸發(fā)器組件將所述另一處理器組件的監(jiān)視單元配置成檢測所述高速緩存事件，并響應(yīng)于所述高速緩存事件的發(fā)生而捕獲所述另一處理器組件的狀態(tài)的指示作為另一監(jiān)視數(shù)據(jù)。

7.如權(quán)利要求6所述的設(shè)備，所述過濾器組件基于所述高速緩存事件不是由在應(yīng)用例程的第一部分的讀操作與所述應(yīng)用例程的第二部分的寫操作之間的競爭條件引起來從所述另一監(jiān)視數(shù)據(jù)中移除所述另一處理器組件的所述狀態(tài)的所述指示，以生成包括所述監(jiān)視數(shù)據(jù)的所述處理器組件的所述狀態(tài)的多個指示的子集和所述另一監(jiān)視數(shù)據(jù)的所述另一處理器組件的所述狀態(tài)的多個指示的子集的縮減數(shù)據(jù)。

8.一種用于檢測競爭條件的設(shè)備，包括：

第一處理器組件；

第二處理器組件；

觸發(fā)器組件，用于將所述第一處理器組件的監(jiān)視單元配置成檢測與對數(shù)據(jù)段的訪問之間的競爭條件關(guān)聯(lián)的高速緩存事件，并響應(yīng)于所述高速緩存事件的發(fā)生而捕獲所述第一處理器組件的狀態(tài)的第一指示作為第一監(jiān)視數(shù)據(jù)，并且將所述第二處理器組件的監(jiān)視單元配置成檢測所述高速緩存事件，并響應(yīng)于所述高速緩存事件的發(fā)生而捕獲所述第二處理器組件的狀態(tài)的第二指示作為第二監(jiān)視數(shù)據(jù)；以及

過濾器組件，用于比較所述第一指示與第二指示，并基于所述第二指示與第一指示的冗余來生成包括所述第一指示而不包括第二指示的縮減數(shù)據(jù)。

9.如權(quán)利要求8所述的設(shè)備，所述觸發(fā)器組件基于包括由所述第一處理器組件和所述第二處理器組件中的至少一個同時執(zhí)行的多個部分的應(yīng)用例程當(dāng)前是否由所述第一處理器組件和所述第二處理器組件中的至少一個執(zhí)行來動態(tài)實現(xiàn)所述第一指示和所述第二指示的捕獲。

10.如權(quán)利要求8所述的設(shè)備，包括：計數(shù)器組件，用于將所述第一處理器組件和第二處理器組件中每個組件的所述監(jiān)視單元的計數(shù)器配置成實現(xiàn)以小于所述高速緩存事件的每次發(fā)生小的頻率捕獲所述第一指示和所述第二指示。

11.如權(quán)利要求10所述的設(shè)備，所述計數(shù)器組件將所述第一處理器組件的所述監(jiān)視單元的所述計數(shù)器和所述第二處理器組件的所述監(jiān)視單元的所述計數(shù)器配置成將所述第一指示的捕獲與所述第二指示的捕獲同步。