[發明專利]一種用于保持數據的設備及包括該設備的系統有效
| 申請號： | 201380080733.4 | 申請日： | 2013-12-05 |
| 公開（公告）號： | CN105745715B | 公開（公告）日： | 2018-06-12 |
| 發明（設計）人： | N·J·奧古斯特;P·賈殷;S·魯蘇;F·哈姆扎奧盧;R·文卡特森;M·黑勒亞;C·奧古斯丁;C·托庫納加;J·W·查漢茨;王奕 | 申請（專利權）人： | 英特爾公司 |
| 主分類號： | G11C13/00 | 分類號： | G11C13/00 |
| 代理公司： | 永新專利商標代理有限公司 72002 | 代理人： | 林金朝;王英 |
| 地址： | 美國加*** | 國省代碼： | 美國;US |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 反相 耦合到 輸出 電阻式存儲器元件 保存電路 恢復電路 電阻式存儲器 存儲器單元 存儲器元件 交叉耦合 系統描述 | ||
1.一種用于保持數據的設備，所述設備包括：
包括第一反相器件的存儲器元件，所述第一反相器件交叉耦合到第二反相器件；
具有至少一個電阻式存儲器元件的恢復電路，所述恢復電路耦合到所述第一反相器件的輸出；
第三反相器件，其輸入耦合到所述第一反相器件的所述輸出；
第四反相器件，其輸入耦合到所述第三反相器件的輸出；以及
具有至少一個電阻式存儲器元件的保存電路，所述保存電路耦合到所述第三反相器件的輸出和所述第四反相器件的輸出。
2.根據權利要求1所述的設備，其中，所述第一反相器件能夠由時鐘信號來控制。
3.根據權利要求2所述的設備，還包括傳輸門，所述傳輸門的輸出耦合到所述第一反相器件的輸出，所述傳輸門能夠由所述時鐘信號來控制，使得在接通所述傳輸門時，所述第一反相器件處于三態中。
4.根據權利要求1所述的設備，其中，所述保存電路包括：
耦合到所述第一反相器件的所述輸出的第一邏輯單元，所述第一邏輯單元還接收信號；以及
耦合到所述第四反相器件的輸出的第二邏輯單元，所述第二邏輯單元還接收所述信號。
5.根據權利要求4所述的設備，其中，所述第一邏輯單元和所述第二邏輯單元是NAND門。
6.根據權利要求4所述的設備，其中，所述保存電路還包括：
串聯耦合到第一n型器件的第一p型器件；
串聯耦合到第二n型器件的第二p型器件；以及
耦合到所述第一p型器件和所述第一n型器件的耦合節點以及所述第二p型器件和所述第二n型器件的耦合節點之間的第一電阻元件，其中，所述第一p型器件和所述第二p型器件以及所述第一n型器件和所述第二n型器件能夠由所述第一邏輯單元和所述第二邏輯單元的輸出來控制。
7.根據權利要求6所述的設備，其中，所述第一電阻元件是磁隧道結(MTJ)器件，所述磁隧道結(MTJ)器件包括：
耦合到所述第一p型器件和所述第一n型器件的耦合節點的自由磁層；以及
耦合到所述第二p型器件和所述第二n型器件的耦合節點的固定磁層。
8.根據權利要求6所述的設備，其中，所述保存電路還包括：
串聯耦合到第三n型器件的第三p型器件；
串聯耦合到第四n型器件的第四p型器件；以及
耦合到所述第三p型器件和所述第三n型器件的耦合節點以及所述第四p型器件和所述第四n型器件的耦合節點之間的第二電阻元件，其中，所述第三p型器件和所述第四p型器件以及所述第三n型器件和所述第四n型器件能夠由所述第一邏輯單元和所述第二邏輯單元的輸出來控制。
9.根據權利要求8所述的設備，其中，所述第二電阻元件是磁隧道結(MTJ)器件，所述磁隧道結(MTJ)器件包括：
耦合到所述第三p型器件和所述第三n型器件的耦合節點的自由磁層；以及
耦合到所述第四p型器件和所述第四n型器件的耦合節點的固定磁層。
10.根據權利要求1所述的設備，其中，所述恢復電路包括：
耦合到電源節點的第一p型器件；
耦合到所述第一p型器件的第一電阻元件；以及
耦合到所述第一電阻元件、以及所述第一反相器件的所述輸出的第二p型器件，其中所述第一p型器件、所述第一電阻元件和所述第二p型器件在電源節點和所述第一反相器件的所述輸出之間順序串聯。
11.根據權利要求10所述的設備，其中，所述第一電阻元件是磁隧道結(MTJ)器件，所述磁隧道結(MTJ)器件包括：
耦合到所述第一p型器件的自由磁層；以及
耦合到所述第二p型器件的固定磁層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于英特爾公司，未經英特爾公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201380080733.4/1.html，轉載請聲明來源鉆瓜專利網。
