[發(fā)明專利]數(shù)據(jù)傳輸?shù)哪繕?biāo)端口處理方法和裝置

有效

• 申請?zhí)枺?/td>: 201380080585.6
• 申請日: 2013-10-31
• 公開（公告）號: CN105683934B
• 公開（公告）日: 2019-04-05
• 發(fā)明（設(shè)計）人: R·K·塔馬;S·納扎里;阿吉特庫馬爾·A·納塔拉詹
• 申請（專利權(quán)）人: 慧與發(fā)展有限責(zé)任合伙企業(yè)
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 北京德琦知識產(chǎn)權(quán)代理有限公司 11018
• 代理人: 柴德海;康泉

1.一種數(shù)據(jù)傳輸?shù)哪繕?biāo)端口處理方法，包括：

在目標(biāo)端口中接收寫入命令，所述命令由發(fā)起器提供；

響應(yīng)于接收到所述命令，使用所述目標(biāo)端口來處理用于所述發(fā)起器的數(shù)據(jù)傳輸，其中該處理包括：基于所述命令的特性，選擇性地針對該傳輸使用在由所述目標(biāo)端口接收到所述命令之前由存儲陣列控制器預(yù)先分配的內(nèi)存，或者針對該傳輸從所述存儲陣列控制器請求內(nèi)存的分配；以及

使用所述存儲陣列控制器來用指示所述特性的至少一個參數(shù)來規(guī)劃所述目標(biāo)端口，其中規(guī)劃參數(shù)具有寫入操作類的特征，

并且進(jìn)一步包括，

根據(jù)所述寫入命令是否在以所述規(guī)劃參數(shù)為特征的寫入操作類中：

將所述數(shù)據(jù)傳輸至在所述目標(biāo)端口接收到所述命令之前由所述存儲陣列控制器預(yù)先分配的所述內(nèi)存；或者

將所述數(shù)據(jù)傳輸至在所述目標(biāo)端口接收到所述命令之后由所述存儲陣列控制器分配的內(nèi)存。

2.根據(jù)權(quán)利要求1所述的方法，其中使用所述目標(biāo)端口包括：選擇性地在針對該傳輸不從所述存儲陣列控制器請求內(nèi)存的分配的情況下，使用所述目標(biāo)端口來向所述發(fā)起器提供準(zhǔn)備好傳輸信號。

3.根據(jù)權(quán)利要求1所述的方法，其中使用所述目標(biāo)端口包括：至少部分地基于與所述數(shù)據(jù)關(guān)聯(lián)的塊大小，選擇性地在不首先請求內(nèi)存的分配的情況下表示所述目標(biāo)端口準(zhǔn)備好接收所述數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的方法，其中使用所述目標(biāo)端口包括：至少部分地基于所述塊大小是否超過由所述存儲陣列控制器使用的緩存內(nèi)存的行大小，選擇性地在不首先請求內(nèi)存的分配的情況下表示所述目標(biāo)端口準(zhǔn)備好接收所述數(shù)據(jù)。

5.根據(jù)權(quán)利要求1所述的方法，其中使用所述目標(biāo)端口包括：至少部分地基于與所述數(shù)據(jù)關(guān)聯(lián)的偏移量是否與由所述存儲陣列控制器使用的緩存內(nèi)存的一個以上的行關(guān)聯(lián)，選擇性地在不首先從所述存儲陣列控制器請求內(nèi)存的分配的情況下表示所述目標(biāo)端口準(zhǔn)備好接收所述數(shù)據(jù)。

6.一種數(shù)據(jù)傳輸?shù)哪繕?biāo)端口處理裝置，包括：

存儲陣列控制器，用于：

響應(yīng)于端口指示接收到來自發(fā)起器的寫入命令來寫入數(shù)據(jù)，分配內(nèi)存來接收所述數(shù)據(jù)；以及

在所述端口接收所述寫入命令之前，用指示所述命令的特性的至少一個參數(shù)來規(guī)劃所述端口，其中規(guī)劃參數(shù)具有寫入操作類的特征；

端口處理器，用于處理所述寫入操作，所述端口處理器根據(jù)所述寫入命令是否在以所述規(guī)劃參數(shù)為特征的寫入操作類中：

向所述發(fā)起器提供所述端口準(zhǔn)備好接收所述數(shù)據(jù)的指示；或者

將所述數(shù)據(jù)傳輸至在所述端口接收到所述寫入命令之前由所述存儲陣列控制器預(yù)先分配的內(nèi)存區(qū)域。

7.根據(jù)權(quán)利要求6所述的裝置，其中所述端口處理器用所預(yù)先分配的內(nèi)存區(qū)域來規(guī)劃，所預(yù)先分配的內(nèi)存區(qū)域與由所述存儲陣列控制器預(yù)留的供所述端口處理器使用的至少一個內(nèi)存緩沖區(qū)關(guān)聯(lián)。

8.根據(jù)權(quán)利要求6所述的裝置，其中所述端口處理器執(zhí)行所述數(shù)據(jù)向所述內(nèi)存區(qū)域的直接內(nèi)存訪問(DMA)傳輸。

9.根據(jù)權(quán)利要求6所述的裝置，其中基于所述寫入操作的特性，在所述端口處理器接收到所述命令之后，所述端口處理器選擇性地等待來自所述存儲陣列控制器的內(nèi)存的關(guān)聯(lián)。

10.根據(jù)權(quán)利要求6所述的裝置，進(jìn)一步包括：

介質(zhì)存儲驅(qū)動器，所述介質(zhì)存儲驅(qū)動器耦接至所述存儲陣列控制器，其中所述存儲陣列控制器將所述數(shù)據(jù)存儲在所述驅(qū)動器中的至少一個內(nèi)。