[發明專利]把存儲器控制器連接器映射到存儲器連接器

有效

• 申請號: 201380079170.7
• 申請日: 2013-09-27
• 公開（公告）號: CN105474187B
• 公開（公告）日: 2018-08-21
• 發明（設計）人: K.拜恩斯;J.A.麥克卡爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/00
• 分類號: G06F13/00;G06F12/00
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 申屠偉進;張濤

提供的是用于把存儲器控制器連接器映射到存儲器連接器的裝置、系統和方法。存儲器被編程以針對多個存儲器數據連接器中的每個傳輸在存儲器數據連接器上的式樣，所述式樣具有用于存儲器數據連接器的選擇的存儲器數據連接器的第一值和用于不同于選擇的存儲器數據連接器的存儲器數據連接器的與第一值不同的值。針對存儲器數據連接器中的每個，發布讀取命令以讀取在存儲器數據連接器上的式樣。接收在讀取式樣中的第一值的裝置數據連接器被映射到傳輸第一值的選擇的存儲器數據連接器。

技術領域

在本文中描述的實施例通常涉及存儲器系統，在所述存儲器系統中，存儲器控制器在單個通道或總線上與多個存儲器芯片或模塊通信，所述多個存儲器芯片或模塊具有與耦合到通道和存儲器控制器的槽兼容的引腳布局。

背景技術

存儲器控制器可以支持由耦合到通道的多個存儲器模塊使用的協議，諸如聯合電子設備工程委員會（JEDEC）雙倍數據速率第三代（DDR）同步動態隨機存取存儲器（SDRAM）協議、JEDEC SDRAM低功率雙倍數據速率3（LPDDR3）等。在使用存儲器通道之前，存儲器控制器配置在存儲器模塊中的存儲器芯片用于操作。

附圖說明

參考附圖作為示例描述了實施例，所述附圖不按比例繪制，在所述附圖中相似的參考數字指代類似的元件。

圖1圖解具有存儲器系統的系統的實施例。

圖2圖解存儲器芯片的實施例。

圖3圖解在存儲器控制器上的連接器到在存儲器芯片上的連接器的攪和（swizzle）的實施例。

圖4圖解把存儲器控制器數據連接器關聯到在存儲器芯片上的一個數據連接器的連接器映射的實施例。

圖5a和圖5b圖解用來把來自存儲器芯片的數據連接器映射到在存儲器控制器上的數據連接器的存儲器控制器的操作的實施例。

圖6圖解為把在存儲器芯片上的連接器映射到在存儲器控制器上的連接器而傳輸的位式樣的實施例。

具體實施方式

在某些存儲器實施方式中，在存儲器芯片上的數據輸入或輸出連接器（例如，DQ引腳）被攪和以針對路由進行優化。由于所述攪和，存儲器控制器必須動態地對引腳進行去攪和（deswizzle），這包含確定在存儲器控制器上的引腳到在存儲器芯片或模塊上的引腳的映射。DQ引腳可以依據覆蓋DQ引腳的數據選通的數量在半個字節或一個字節之內被攪和。如果單個數據選通正在覆蓋一個字節，則DQ引腳在所述字節之內被攪和并且被進行長度匹配。然而，某些存儲器裝置，諸如LPDDR2和LPDDR3，不允許攪和。其他存儲器裝置，諸如DDR4，提供復雜的訓練方法以確定在存儲器控制器上的引腳到在存儲器模塊上的引腳的映射。在DDR4中，針對從MPR（多用途寄存器）的讀取定義了操作的串行和并行模式。

描述的實施例提供用于存儲器控制器通過編程存儲器芯片以針對在要映射的存儲器芯片上的連接器中的每個傳輸位式樣的實例來確定在存儲器芯片上的數據連接器（諸如，數據輸入和輸出引腳（DQ引腳））到在存儲器控制器上的連接器的映射的技術。在式樣的傳輸的每個實例中，存儲器控制器確定接收第一位值的在存儲器控制器上的連接器，所述第一位值與在數據連接器中的其他數據連接器上接收的不同的位值相對。存儲器控制器能夠從位式樣的傳輸的實例確定傳輸第一位值的存儲器裝置連接器并且因此把傳輸第一值的存儲器芯片連接器映射到接收所述第一值的在存儲器控制器上的連接器。一旦這個映射被執行，讀取訓練序列就可以被執行以使存儲器控制器和存儲器芯片準備好用于I/O操作。