[發(fā)明專利]在硅鰭狀物的(111)平面上形成III-V族器件結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201380079142.5
• 申請日: 2013-09-25
• 公開（公告）號: CN105556677B
• 公開（公告）日: 2019-03-19
• 發(fā)明（設(shè)計(jì)）人: S·達(dá)斯古普塔;H·W·田;S·加德納;B·舒金;M·拉多薩夫列維奇;S·H·宋;R·周
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L21/336
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 王英;陳松濤

描述了形成高電壓(111)硅納米結(jié)構(gòu)的方法。這些方法和結(jié)構(gòu)可以包括：在硅鰭狀物結(jié)構(gòu)的(111)表面上形成III?V族器件層；在III?V族器件層上形成2DEG誘導(dǎo)平坦化層；在硅鰭狀物的末端端部上在III?V族器件層的一部分上形成源極材料/漏極材料。可以去除硅鰭狀物的在源極與漏極區(qū)域之間的中間部分，并且采用電介質(zhì)材料回填，以及隨后可以在III?V族器件層上形成柵極電介質(zhì)和柵極材料。

背景技術(shù)

對于諸如用于片上系統(tǒng)(SoC)技術(shù)的高電壓和RF器件的這些應(yīng)用、以及對于互補(bǔ)金屬氧化物硅(CMOS)應(yīng)用高度需要將諸如氮化鎵之類的III-V族材料集成至(100)硅表面(100)上。該集成涉及由于在兩種材料之間晶格性質(zhì)失配而可以引起的制造挑戰(zhàn)。可以接近百分之四十二的該晶格失配可以使得低缺陷密度III-V族材料的外延生長變得受限。額外地，與對于氮化鎵的傳統(tǒng)高生長溫度相耦合的、在氮化鎵與硅之間大的熱失配(約百分之一百十六)可以導(dǎo)致在外延層上表面裂縫的形成，由此抑制了Si(100)上III-V族材料用于器件制造的使用。

附圖說明

盡管說明書以特定的方式指出并且明確地要求保護(hù)某些實(shí)施例的權(quán)利要求作為結(jié)束，當(dāng)結(jié)合附圖閱讀本發(fā)明時(shí)將更易于從以下描述說明確定這些實(shí)施例的優(yōu)點(diǎn)，其中：

圖1a－圖1h示出了根據(jù)各個(gè)實(shí)施例的結(jié)構(gòu)的剖視圖。

圖2示出了根據(jù)實(shí)施例的結(jié)構(gòu)的剖視圖。

圖3示出了根據(jù)實(shí)施例的系統(tǒng)的示意圖。

圖4示出了根據(jù)實(shí)施例的流程圖。

具體實(shí)施方式

在以下詳細(xì)說明中，對于借由示意說明的方式示出了其中可以實(shí)施方法和結(jié)構(gòu)的具體實(shí)施例的附圖做出參考。足夠詳細(xì)地描述這些實(shí)施例以使得本領(lǐng)域技術(shù)人員能夠?qū)嵤┻@些實(shí)施例。應(yīng)該理解的是，盡管不同，各個(gè)實(shí)施例不必相互排斥。例如，結(jié)合一個(gè)實(shí)施例在此所述的特定特征、結(jié)構(gòu)或特性可以在其他實(shí)施例內(nèi)實(shí)施而并未脫離實(shí)施例的精神和范圍。此外，應(yīng)該理解的是，可以修改在每個(gè)所公開實(shí)施例內(nèi)的單個(gè)元件的位置或設(shè)置而并未脫離實(shí)施例的精神和范圍。因此，以下詳細(xì)說明不應(yīng)采取為限定性的，并且實(shí)施例的范圍僅由合適地解釋的所附權(quán)利要求以及授權(quán)的權(quán)利要求的等價(jià)形式的全部范圍而限定。在附圖中，相同的附圖標(biāo)記可以涉及遍布數(shù)個(gè)示圖的相同或相似的功能。

描述了形成并且利用微電子結(jié)構(gòu)、諸如在硅納米結(jié)構(gòu)的(111)硅平面上形成的高電壓晶體管的方法和相關(guān)結(jié)構(gòu)。那些方法/結(jié)構(gòu)可以包括在硅鰭狀物結(jié)構(gòu)的(111)表面上形成III-V族器件層，在III-V族器件層上形成極化誘導(dǎo)層，以及在III-V族器件層上形成III-V族基源極材料/漏極材料，其中III-V族基源極材料/漏極材料形成在硅鰭狀物的末端端部上。可以去除在源極和漏極區(qū)域之間硅鰭狀物結(jié)構(gòu)的中間部分，并且柵極電介質(zhì)和柵極材料可以在柵極區(qū)域中包裹圍繞在III-V族器件層上。在此公開的各個(gè)實(shí)施例的(111)硅納米鰭狀物結(jié)構(gòu)使能了諸如高電壓SoC應(yīng)用，以及RF功率和電源管理集成電路(PMIC)應(yīng)用。

圖1a－圖1h圖示了形成微電子結(jié)構(gòu)(諸如包括(111)硅平面的硅納米鰭狀物結(jié)構(gòu))的實(shí)施例的剖視圖。在實(shí)施例中，器件結(jié)構(gòu)100可以包括襯底102(圖1a)，器件結(jié)構(gòu)可以包括多柵極結(jié)構(gòu)的一部分，諸如FINFET、三柵、以及納米線/納米棒結(jié)構(gòu)。襯底102可以包括具有(100)晶體學(xué)平面的硅襯底。在實(shí)施例中，襯底102可以包括(100)硅晶片。硅襯底102可以進(jìn)一步包括電路元件，諸如晶體管和無源元件，例如。在實(shí)施例中，襯底102可以包括CMOS襯底/晶片102的一部分。