[發明專利]按需塊管理

在審

• 申請號: 201380078236.0
• 申請日: 2013-06-25
• 公開（公告）號: CN105683926A
• 公開（公告）日: 2016-06-15
• 發明（設計）人: 陳毅;村上行康
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

技術領域

本實施例大體上涉及存儲器裝置，且特定實施例涉及嵌入式存儲器裝置中的塊管 理。

背景技術

存儲器裝置(其在本文中有時被稱為“存儲器”)通常被提供為計算機或其它電子系 統中的內部半導體集成電路。存在許多不同類型的存儲器，其包含隨機存取存儲器 (RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器 (SDRAM)及閃速存儲器。

閃速存儲器裝置已發展成為廣范圍的電子應用的非易失性存儲器的流行源。閃速存 儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存儲器單元。 通過電荷存儲結構(諸如浮動柵極或捕獲層或其它物理現象)的編程而引起的單元的閾值 電壓變化確定每一單元的數據狀態。利用閃速存儲器裝置的常見電子系統包含但不限于 個人計算機、個人數字助理(PDA)、數碼相機、數字媒體播放器、數字記錄器、游戲裝 置、電器、交通工具、無線裝置、蜂窩電話、娛樂游戲機、汽車信息和娛樂系統及可拆 卸式存儲器模塊，且閃速存儲器的用途不斷地擴大。

閃速存儲器通常利用被稱為NOR閃速存儲器及NAND閃速存儲器的兩種基本架構 中的一者。所述名稱是源自于用以讀取裝置的邏輯。在NOR閃速存儲器架構中，一串 存儲器單元與耦合到數據線(諸如通常被稱為數字(例如，位)線的數據線)的每一存儲器單 元并聯地耦合。在NAND閃速存儲器架構中，一串存儲器單元僅與耦合到位線的串的第 一存儲器單元串聯地耦合。

隨著電子系統的性能和復雜性增加，針對系統中的額外存儲器的要求也增加。然而， 為了繼續降低系統的成本，必須將部件計數保持為最小值。這可通過使用諸如多電平單 元(MLC)的技術來增加集成電路的存儲器密度而實現。例如，MLCNAND閃速存儲器為 極具成本效益的非易失性存儲器。

受管理NAND裝置(諸如嵌入式多媒體卡(eMMC)、固態驅動器(SSD)或具有控制器 的其它基于NAND的裝置)不能定義其最大時延。代替地，時延被指示為典型時延。然 而，典型時延可遠短于此類嵌入式系統中的實際時延。受管理系統常常在實時基礎上操 作。因而，知道用于存儲器操作的實際時延時間是合意的。例如，NAND將算法用于內 務操作以便維持糾錯，且針對讀取干擾避免和耗損均衡而移動塊以增加可靠性和數據保 持性能。這些算法通常實施在控制器和/或其固件中。因為維護算法的處理時間/持續時 間在每次其被調用時變化，所以難以確定實際時延。

通常，由NAND控制器自動地控制內務操作。因而，由控制器確定移動塊的時序和 持續時間。這通常實施到控制器硬件自身和/或其固件中。移動塊的時延可花費比NAND 的典型時延長數百倍或甚至數千倍的時間。這又可影響其中嵌入有受管理存儲器的系統 的實時操作。

出于上述原因及所屬領域的技術人員在閱讀及理解本說明書后就將明白的其它原 因，在所屬領域中需要嵌入式存儲器中的改善型內務操作。

附圖說明

圖1為根據本發明的實施例的方法的流程圖；

圖2為根據本發明的另一實施例的方法的流程圖；

圖3為根據本發明的又一實施例的方法的流程圖；

圖4為根據本發明的實施例的循環計數內務方法的流程圖；

圖5為根據本發明的實施例的讀取計數內務方法的流程圖；

圖6為根據本發明的實施例的糾錯閾值內務方法的流程圖；以及

圖7為根據本發明的實施例的具有嵌入式存儲器裝置的電子系統的框示意圖。

具體實施方式

在以下詳細描述中，參考附圖，附圖形成本發明的部分且在附圖中作為說明而展示 特定實施例。在圖式中，相同數字貫穿若干視圖描述實質上類似的組件。在不脫離本發 明的范圍的情況下，可利用其它實施例且可作出結構、邏輯及電變化。因此，以下詳細 描述不應被視為限制性意義。

在典型的受管理NAND中，為了實現操作可靠性，受管理NAND裝置的控制器通 常監視NAND，且通過在內務被指示時移動塊來維持內務操作，諸如耗損均衡、基于 ECC閾值的刷新，和類似者。為了正確地移動塊，存在通常使用的兩個步驟：檢測和塊 移動。檢測確定塊移動被指示。塊移動為在檢測之后的塊的實際移動。