[發(fā)明專利]存儲器聚合設(shè)備有效
| 申請?zhí)枺?/td> | 201380077301.8 | 申請日: | 2013-06-19 |
| 公開(公告)號: | CN105378647B | 公開(公告)日: | 2019-01-15 |
| 發(fā)明(設(shè)計)人: | 亞戎·夏哈;約阿夫·皮萊格;亞歷克斯·塔勒;亞歷克斯·烏曼斯基;拉米·澤馬奇;熊禮霞;陸玉春 | 申請(專利權(quán))人: | 華為技術(shù)有限公司 |
| 主分類號: | G06F5/06 | 分類號: | G06F5/06 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 518129 廣東*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 存儲器 聚合 設(shè)備 | ||
本發(fā)明涉及一種用于存儲一個輸入數(shù)據(jù)流組(902)以及將數(shù)據(jù)取出至一個輸出數(shù)據(jù)流組(904)的存儲器聚合設(shè)備(990),其中,可操作所述輸入數(shù)據(jù)流組(902)和所述輸出數(shù)據(jù)流組(904)從而在每個時鐘周期內(nèi)均進行發(fā)送新數(shù)據(jù)和停止發(fā)送新數(shù)據(jù)中的任一項,且所述存儲器聚合設(shè)備(990)包括:一個FIFO存儲器組(901a,901b,……,901c),其中,每個FIFO存儲器包括輸入設(shè)備和輸出設(shè)備;輸入互連器(903),用于根據(jù)輸入互連矩陣,將所述輸入數(shù)據(jù)流組(902)中的每個輸入數(shù)據(jù)流與所述FIFO存儲器組(901a,901b,……,901c)中的每個輸入設(shè)備進行互連;輸出互連器(905),用于根據(jù)輸出互連矩陣,將所述FIFO存儲器組(901a,901b,……,901c)中的每個輸出設(shè)備與所述輸出數(shù)據(jù)流組(904)中的每個輸出數(shù)據(jù)流進行互連;輸入選擇器(907),用于根據(jù)輸入數(shù)據(jù)調(diào)度方案,選擇所述輸入互連矩陣;輸出選擇器(909),用于根據(jù)輸出數(shù)據(jù)調(diào)度方案,選擇所述輸出互連矩陣;內(nèi)存控制器(911),分別與所述輸入選擇器(907)和所述輸出選擇器(909)耦合,其中,所述內(nèi)存控制器(911)用于:控制所述輸入數(shù)據(jù)調(diào)度方案,以使來自所述輸入數(shù)據(jù)流組(902)的數(shù)據(jù)通過輪詢方式在所述FIFO存儲器組(901a,901b,……,901c)中分發(fā),以及控制所述輸出數(shù)據(jù)調(diào)度方案,以使來自所述FIFO存儲器組(901a,901b,……,901c)的數(shù)據(jù)通過輪詢方式取出至所述輸出數(shù)據(jù)流組(904)中。
背景技術(shù)
本發(fā)明涉及一種存儲器聚合設(shè)備以及一種用于將多個輸入數(shù)據(jù)流存儲至一個FIFO存儲器組以及在所述FIFO存儲器組中取出多個輸出數(shù)據(jù)流的方法。
高速硬件經(jīng)常需要將很多數(shù)據(jù)流聚合成單個數(shù)據(jù)流。這在當(dāng)前已普遍使用,其在系統(tǒng)的輸入中,以及在一種將流量作為單個數(shù)據(jù)流調(diào)度出的機制中使用多個FIFO。由于不同的FIFO使用不用的存儲器,且這些存儲器并不共享,故存在缺陷,可能導(dǎo)致芯片存儲區(qū)域的大幅浪費。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種單個聚合器FIFO的概念。
該目的通過獨立權(quán)利要求的特征來實現(xiàn)。通過權(quán)利要求、說明書和附圖,更易于進一步理解實施形式。
本發(fā)明的主要思想在于提供一種通過一個FIFO存儲器組以使用共享存儲器的單個聚合器FIFO。通過各單個的FIFO存儲器的互連機制,使各 FIFO存儲器如使用共享存儲器的單個FIFO一樣運行。
所述互連機制包括將輸入流量互連至所述FIFO存儲器組的輸入互連矩陣以及將所述FIFO存儲器互連至輸出流量的輸出互連矩陣。輸入互連和輸出互連由存儲控制器根據(jù)數(shù)據(jù)聚合規(guī)則控制。
為詳細(xì)描述本發(fā)明,將使用以下術(shù)語、縮寫和符號:
FIFO:先進先出存儲器(First-In First-Out memory),
VLSL:超大規(guī)模集成電路(Very large scale integration),
QoS:服務(wù)質(zhì)量(quality of service),
CPU:中央處理器(central processing unit),
RR:輪詢(round-robin),
RCS:速率控制選擇單元或速率限制單元(rate control selection unit orrate limiting unit),
LVP:查找向量準(zhǔn)備單元(lookup vector prepare unit),
PFF:前綴森林單元(pre-fix forest unit),
req_vec:請求組或請求向量(set of requests or vector of requests),
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華為技術(shù)有限公司,未經(jīng)華為技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201380077301.8/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G06F 電數(shù)字?jǐn)?shù)據(jù)處理
G06F5-00 無須改變所處理的數(shù)據(jù)的位數(shù)或內(nèi)容的數(shù)據(jù)變換的方法或裝置
G06F5-01 .用于移位,例如調(diào)整、定標(biāo)、規(guī)格化
G06F5-06 .用于改變數(shù)據(jù)流速度的,即速度調(diào)整的
G06F5-08 ..具有存儲位置序列,中間位置不能進行入列或出列操作,例如使用位移寄存器
G06F5-10 ..具有每個位置都可以單獨進行入列或出列操作的存儲位置序列,例如用隨機存取存儲器
G06F5-16 ..多元系統(tǒng),即,使用為進行入列或出列操作可以交替存取的兩個或多個類似的裝置,例如,乒乓緩沖寄存器
- 傳感設(shè)備、檢索設(shè)備和中繼設(shè)備
- 簽名設(shè)備、檢驗設(shè)備、驗證設(shè)備、加密設(shè)備及解密設(shè)備
- 色彩調(diào)整設(shè)備、顯示設(shè)備、打印設(shè)備、圖像處理設(shè)備
- 驅(qū)動設(shè)備、定影設(shè)備和成像設(shè)備
- 發(fā)送設(shè)備、中繼設(shè)備和接收設(shè)備
- 定點設(shè)備、接口設(shè)備和顯示設(shè)備
- 傳輸設(shè)備、DP源設(shè)備、接收設(shè)備以及DP接受設(shè)備
- 設(shè)備綁定方法、設(shè)備、終端設(shè)備以及網(wǎng)絡(luò)側(cè)設(shè)備
- 設(shè)備、主設(shè)備及從設(shè)備
- 設(shè)備向設(shè)備轉(zhuǎn)發(fā)





