[發明專利]用于多相掃描的硬件去卷積塊

有效

• 申請號: 201380076821.7
• 申請日: 2013-09-18
• 公開（公告）號: CN105659099B
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 簡-威廉·范德瓦爾特;阿倫·霍根;科爾姆·歐基夫;維克托·克雷米;沃洛季米爾·比達伊;保羅·凱萊赫
• 申請（專利權）人: 譜瑞科技有限公司
• 主分類號: G01R27/26
• 分類號: G01R27/26
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 陸建萍;鄭霞

1.一種處理裝置，包括：

存儲器裝置，所述存儲器裝置被配置成存儲包括卷積電容數據的電容圖，其中，所述卷積電容數據是利用多個TX模式的感測陣列的多相TX掃描的結果，利用所述多個TX模式中的每一個的所述感測陣列的掃描包括在所述感測陣列上同時驅動不同相位的信號；以及

去卷積電路塊，所述去卷積電路塊耦合到所述存儲器裝置，其中，所述去卷積電路塊被配置成利用所述多個TX模式的逆對所述卷積電容數據進行去卷積以獲得去卷積電容圖的電容數據。

2.根據權利要求1所述的處理裝置，其中，所述去卷積電路塊包括用于存儲多個可編程系數的寄存器，其中，所述多個可編程系數實現去卷積算法以對所述卷積電容數據進行去卷積。

3.根據權利要求2所述的處理裝置，其中，所述寄存器還被配置成存儲所述多個TX模式，其中，所述多個TX模式中的每一個包括針對多個TX驅動線的元素，其中，所述元素是第一值、第二值或第三值中的至少一個，其中，所述第一值針對給定TX驅動線指示TX脈沖信號，所述第二值針對所述給定TX驅動線指示逆TX脈沖信號，并且所述第三值針對所述給定TX驅動線指示無TX脈沖信號。

4.根據權利要求3所述的處理裝置，其中，所述多個TX模式包括以下四個TX模式：

TX模式0：+1、+1、+1、-1；

TX模式1：-1、+1、+1、+1；

TX模式2：+1、-1、+1、+1；以及

TX模式3：+1、+1、-1、+1。

5.根據權利要求4所述的處理裝置，其中，所述四個TX模式形成第一多相組，并且其中，第二多相組包括零。

6.根據權利要求3所述的處理裝置，其中，所述多個TX模式包括具有以下TX模式的TX模式的第一集合：

TX模式0：+1、+1、+1、-1、0、0、0、0；

TX模式1：-1、+1、+1、+1、0、0、0、0；

TX模式2：+1、-1、+1、+1、0、0、0、0；以及

TX模式3：+1、+1、-1、+1、0、0、0、0，并且其中，所述多個TX模式包括具有以下TX模式的TX模式的第二集合：

TX模式0：0、0、0、0、+1、+1、+1、-1；

TX模式1：0、0、0、0、-1、+1、+1、+1；

TX模式2：0、0、0、0、+1、-1、+1、+1；以及

TX模式3：0、0、0、0、+1、+1、-1、+1。

7.根據權利要求1所述的處理裝置，其中，所述去卷積電路塊被配置成執行就地去卷積，其中利用所述去卷積之后的所述電容數據在所述存儲器裝置中復寫所述卷積電容數據。

8.根據權利要求1所述的處理裝置，其中，所述電容圖包括根據在存儲器映射輸入-輸出MMIO寄存器字段中所指定的T個TX模式和R條RX線，其中，所述多相TX掃描包括多相標識符n，其中T是n的整數倍，其中，n在另一MMIO寄存器字段中指定，并且其中，附加的MMIO寄存器字段存儲多個可編程系數。

9.根據權利要求8所述的處理裝置，其中，所述去卷積電路塊包括用于保持去卷積計算的中間結果的累加器，其中，所述去卷積計算將所述電容圖中的所述卷積電容數據的值與所述多個可編程系數中的對應的一個相乘以獲得結果，其中，所述去卷積計算的結果的和是累加器值，并且其中，最終去卷積結果是通過將所述累加器值裁切至正范圍并縮放所述累加器值來計算的。

10.根據權利要求9所述的處理裝置，其中，所述累加器包括具有范圍為[-2^Λx,2^Λx-1]的x個位，并且其中，所述最終去卷積結果是通過將所述累加器值裁切至所述正范圍[0,2^Λx-1]并且除以歸一化值2^Λ(x/2)以縮放所述累加器值來計算的。