[發明專利]高速和低功率讀出放大器

在審

• 申請號: 201380075457.2
• 申請日: 2013-03-15
• 公開（公告）號: CN105378841A
• 公開（公告）日: 2016-03-02
• 發明（設計）人: X.Y.皮;X.錢;K.岳;Y.周;Y.朱
• 申請（專利權）人: 硅存儲技術公司
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 徐紅燕;王傳道

技術領域

公開了一種用于讀取非易失性存儲器單元的改進的讀出放大器。

背景技術

使用浮柵而在其上存儲電荷的非易失性半導體存儲器單元及形成于半導體襯底中的此類非易失性存儲器單元的存儲器陣列在本領域中是熟知的。通常，此類浮柵存儲器單元一直是分裂柵類型或疊柵類型的。

讀操作通常使用讀出放大器在浮柵存儲器單元上進行。用于該目的的讀出放大器在美國專利No.5,386,158(“’158專利”)中有所公開，該專利以引用方式并入本文以用于所有目的。’158專利公開了使用汲取已知量的電流的參考單元。’158專利依賴于鏡射由參考單元汲取的電流的電流鏡，以及鏡射由所選存儲器單元汲取的電流的另一電流鏡。然后對每個電流鏡中的電流進行比較，并可基于哪一電流更大來確定存儲在存儲器單元中的值(例如0或1)。

另一種讀出放大器在美國專利No.5,910,914(“’914專利”)中有所公開，該專利以引用方式并入本文以用于所有目的。’914專利公開了用于可存儲多于一位數據的多層浮柵存儲器單元或MLC的讀出電路。其公開了使用多個參考單元，這些參考單元用來確定存儲器單元中存儲的值(例如00、01、10或11)。

在現有技術中還已知的是對稱存儲體對，其中存儲器系統包括相等大小的兩個(或兩個的其他倍數)存儲器陣列。在任何特定的時間，都僅讀取或寫入這兩個條中的一個。在現有技術中，通常使用單獨的參考單元電路以與進行讀取的存儲器單元進行比較，并且使用該比較來確定存儲器單元的值。這種現有技術系統可受到系統的寄生電容變化的負面影響。

需要一種具有改進的設計的讀出電路，以使用未使用的存儲器陣列中的位線從而以比現有技術更可靠的方式提供參考值。

現有技術中的另一挑戰在于：如果存在因一個或多個晶體管中的缺陷導致的明顯泄漏電流，則存儲器系統可提供不正確的值。

需要一種存儲器系統，其可執行自檢操作以識別存儲器系統中具有超過可接受閾值的泄漏電流的位線。

發明內容

通過使用下列讀出電路解決了上述問題和需求，該讀出電路對一個內存條中的存儲位與通過訪問字線無效的另一內存條中的相同位線而生成的位進行比較，其中后者將提供讀出電路在確定存儲位的值時使用的參考值。在這種方法中，隨著讀取地址變化，用于提供參考值的位線通常每次讀操作都將變化。這消除了對單獨的參考單元電路的需求。

在另一個實施例中，通過在未使用的存儲器陣列中采用固定位線，從而提供與另一存儲器陣列中的所選單元進行比較的參考值解決了上述問題和需求。

在另一個實施例中，公開了一種可執行自檢以識別具有約為可接受閾值的泄漏電流的位線的電路。

附圖說明

圖1示出存儲器陣列和改進的讀出電路的實施例。

圖2示出存儲器陣列和改進的讀出電路的另一個實施例。

圖3示出用于一位的讀出電路的實施例。

圖4示出具有用于識別具有不可接受的泄漏電流的位線的自檢電路的讀出電路的實施例。

具體實施方式

現在將參考圖1描述實施例。存儲器系統100包括通常為浮柵存儲器單元的相同存儲器陣列的陣列30和陣列40。地址線80攜帶對其施加讀或寫操作的存儲器位置的地址信號。地址解碼器10和地址解碼器20對地址線80上攜帶的地址解碼，并激活陣列30或陣列40中的適當字線和位線，以便從正確的位置讀取數據字，或將數據字寫入正確位置。作為這種操作的一部分，地址解碼器10控制位線多路復用器50，并且地址解碼器20控制位線多路復用器60。