[發(fā)明專利]碳化硅半導(dǎo)體裝置

在審

• 申請?zhí)枺?/td>: 201380071969.1
• 申請日: 2013-12-19
• 公開（公告）號: CN104969348A
• 公開（公告）日: 2015-10-07
• 發(fā)明（設(shè)計）人: 森野友生;水野祥司;竹內(nèi)有一;添野明高;渡邊行彥
• 申請（專利權(quán)）人: 株式會社電裝;豐田自動車株式會社
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L21/76;H01L29/12;H01L29/78
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 高迪

相關(guān)申請的交叉引用

本申請基于2013年1月31日提出的日本申請?zhí)?013－17147號，在此引用其記載內(nèi)容。

技術(shù)領(lǐng)域

本申請涉及通過感測單元檢測流過主單元的電流的碳化硅(以下，稱為SiC)半導(dǎo)體裝置。

背景技術(shù)

專利文獻(xiàn)1中公開了將半導(dǎo)體元件分為主單元(main?cell)和感測單元(sense?cell)、通過感測單元檢測流過主單元的電流的SiC半導(dǎo)體裝置。該SiC半導(dǎo)體裝置中，在形成有縱型的場效應(yīng)晶體管的主單元與形成有異質(zhì)結(jié)二極管的感測單元之間，形成有將n型雜質(zhì)進(jìn)行離子注入而形成的n⁺型穿通阻擋層。通過該n⁺型穿通阻擋層，進(jìn)行主單元與感測單元之間的元件分離。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1:日本特開2006－093382號公報(對應(yīng)于美國專利第7，307，313號)

發(fā)明內(nèi)容

發(fā)明要解決的問題

在構(gòu)成將n溝道型的縱型MOSFET形成在主單元和感測單元那樣的SiC半導(dǎo)體裝置的情況下，可以考慮通過圖7A所示的構(gòu)造進(jìn)行主單元與感測單元的元件分離。即，設(shè)想以下構(gòu)造：在n⁺型SiC基板J1上的n^-型漂移層J2的表面或上層部形成p型基極區(qū)域J3，并形成比p型基極區(qū)域J3深的元件分離層J4以將該p型基極區(qū)域進(jìn)行分離，由此進(jìn)行元件分離。

但是，會產(chǎn)生在元件分離層J4的底部發(fā)生電場集中、耐壓構(gòu)造不充分的問題。因此，本發(fā)明人們想到如圖7B所示通過在p型基極區(qū)域J3的下層形成p型電場緩和層J5來覆蓋元件分離層J4的底部，緩和元件分離層J4的底部處的電場集中，得到充分的耐壓構(gòu)造。但是，若在元件分離層J4的下方形成p型電場緩和層J5，則主單元與感測單元通過p型電場緩和層J5而導(dǎo)通，導(dǎo)致無法進(jìn)行它們之間的元件分離。

因此，本申請鑒于上述問題，目的是提供一種碳化硅半導(dǎo)體裝置，能夠通過在主單元與感測單元之間形成元件分離層來可靠地進(jìn)行它們之間的元件分離，并且緩和元件分離層的下方的電場集中，并且使得主單元與感測單元不導(dǎo)通。

用于解決問題的手段

本申請的一個方式所涉及的碳化硅半導(dǎo)體裝置具備在主單元區(qū)域以及感測單元區(qū)域分別配置的MOSFET、元件分離層以及電場緩和層。各MOSFET具有半導(dǎo)體基板、基極區(qū)域、源極區(qū)域、柵極絕緣膜、柵電極、源電極以及漏電極。

所述半導(dǎo)體基板由第1導(dǎo)電型的碳化硅構(gòu)成，背面?zhèn)葹楦邼舛入s質(zhì)層，并且表面?zhèn)葹殡s質(zhì)濃度比所述高濃度雜質(zhì)層低的漂移層。所述基極區(qū)域形成在所述漂移層之上，由第2導(dǎo)電型的碳化硅構(gòu)成。所述源極區(qū)域形成在所述基極區(qū)域的上層部，由雜質(zhì)濃度比所述漂移層高的第1導(dǎo)電型的碳化硅構(gòu)成。所述柵極絕緣膜形成在溝道區(qū)域的表面，該溝道區(qū)域形成在所述基極區(qū)域之中的位于所述源極區(qū)域與所述漂移層之間的部分的表層部或表面上。所述柵電極形成在所述柵極絕緣膜的表面。所述源電極與所述源極區(qū)域電連接。所述漏電極與所述半導(dǎo)體基板的背面?zhèn)鹊乃龈邼舛入s質(zhì)層電連接。

所述元件分離層在所述主單元區(qū)域與所述感測單元區(qū)域之間，從所述基極區(qū)域的表面形成至比所述基極區(qū)域更深，分離為所述主單元區(qū)域側(cè)和所述感測單元區(qū)域側(cè)。所述電場緩和層從所述基極區(qū)域的底部形成至比所述元件分離層深的位置，具有第2導(dǎo)電型。所述電場緩和層被分離為所述主單元區(qū)域側(cè)和所述感測單元區(qū)域側(cè)，在所述電場緩和層的分離部分的內(nèi)側(cè)配置有所述元件分離層的至少一部分。

所述碳化硅半導(dǎo)體裝置中，通過元件分離層能夠可靠地進(jìn)行主單元區(qū)域與感測單元區(qū)域之間的元件分離，并且通過電場緩和層能夠緩和元件分離層的下方處的電場集中。進(jìn)而，還能夠使得主單元區(qū)域與感測單元區(qū)域不會通過電場緩和層而導(dǎo)通。

附圖說明

本申請中的上述或其他目的、結(jié)構(gòu)、優(yōu)點根據(jù)參照下述的附圖來進(jìn)行的以下的詳細(xì)說明而變得更加明確。

圖1是本申請的第1實施方式的SiC半導(dǎo)體裝置的截面圖。

圖2A是表示圖1所示的SiC半導(dǎo)體裝置的元件分離層與電場緩和層的關(guān)系的一例的圖。

圖2B是表示圖1所示的SiC半導(dǎo)體裝置的元件分離層與電場緩和層的關(guān)系的一例的圖。

圖2C是表示圖1所示的SiC半導(dǎo)體裝置的元件分離層與電場緩和層的關(guān)系的一例的圖。

圖3A是表示圖1所示的SiC半導(dǎo)體裝置中的元件分離層的附近的制造工序的一部分的截面圖。