[發明專利]用于eDRAM的選擇晶體管中的背柵

在審

• 申請號: 201380070597.0
• 申請日: 2013-12-12
• 公開（公告）號: CN104995729A
• 公開（公告）日: 2015-10-21
• 發明（設計）人: G·恩德斯;F·霍夫曼
• 申請（專利權）人: 索泰克公司
• 主分類號: H01L21/84
• 分類號: H01L21/84;H01L29/786;H01L27/108;H01L27/12;G11C11/404
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 呂俊剛;劉久亮

本發明總體上涉及微電子領域。更具體地，本發明涉及嵌入式DRAM(動態隨機存取存儲器)領域，并且提供一種新結構，其通過在選擇晶體管上使用背柵來實現改進的性能。相同的結構也可以用在DRAM應用中。

如今，DRAM出現在大多數電子設備中。它們通常形成微控制器或微處理器的主存儲器。一般而言，分別根據DRAM實現在獨立管芯(die)上或者與微控制器/微處理器實現在同一管芯上將它們劃分為獨立式DRAM和嵌入式DRAM(以下稱為eDRAM)。eDRAM的大小和設計約束條件與獨立式DRAM不同。特別地，eDRAM的容量通常小于獨立式DRAM的容量。例如，如今獨立式DRAM的大小為千兆字節以及更多，而可以看到嵌入式DRAM的大小范圍在幾十萬字節以上。

通常，每個DRAM的最小基本塊提供有存儲元件和晶體管，其中該存儲元件可以采用幾種形式，但通常被實現為電容器，該晶體管允許或阻止對存儲元件的存取。當晶體管允許存取時，存儲元件可以被寫入或讀出。當不允許訪問時，DRAM處于保持模式。該晶體管通常被稱為“選擇晶體管”。

在獨立式DRAM中，選擇晶體管通常相當長，以減少來自存儲單元的漏電(leakage)并降低短溝道效應。如今，選擇晶體管是3D元件，其折疊在溝槽中。于是長溝道的占用面積(footprint)很小。另一方面，在嵌入式DRAM中，通常不提供這樣的3D元件。因此，在eDRAM中，必須使用提供非常低的截止電流(off?current)的選擇晶體管，從而保證存儲單元具有適當的保持時間，同時還具有短溝道長度以節省面積。為了實現這樣的目的，選擇晶體管通常被構造為具有高閾值電壓。這例如可以通過適當的摻雜分布(profile)獲得。然而，高閾值電壓在晶體管必須導通時是不利的，這是因為導通電流(on?current)不能達到足以進行快速操作的水平。當選擇晶體管必須閉合(也就是必須導通)以讀取/寫入在存儲元件中存儲的值時，通常在過驅動模式下通過使用選擇晶體管來解決。

由于過驅動電壓需要高電壓電路自身的可用性并且選擇晶體管必須制成抗過驅動操作，因此使用過驅動電壓是相當復雜的。特別地，由于該晶體管必須在過驅動模式下使用，其絕緣柵(dielectric?gate)必須比例如在電路的其余部分中使用的“標準”晶體管的絕緣柵更厚。這進一步要求額外的制造步驟，而這增加了嵌入式DRAM的成本。另外，這種操作模式減慢了選擇晶體管的打開和閉合，而這進而減慢了嵌入式DRAM的操作。此外，將驅動電壓增加到過驅動電壓顯著地增加了嵌入式DRAM的功耗。

本發明鑒于上述問題提出，并且本發明的目的在于提供一種用于嵌入式DRAM的改進結構，其使得能夠在沒有過驅動電壓的情況下來操作嵌入式DRAM。這通常通過針對選擇晶體管采用雙柵極結構(特別是通過針對選擇晶體管增加背柵)來實現。

特別地，本發明的實施方式可以涉及一種eDRAM存儲元件，其包括：第一存儲節點；位線(bitline)節點，該位線節點用于存取存儲在存儲節點的值；以及選擇晶體管，該選擇晶體管控制從位線節點到存儲節點的存取，其中所述選擇晶體管具有前柵和背柵。

這提供了選擇晶體管的閾值電壓可以通過背柵進行控制的有益優點，從而使得能夠獲得期望的閾值電壓，而無需針對選擇晶體管使用特定的晶體管，該特定的晶體管與管芯上的邏輯晶體管的制造不兼容。背柵也有助于減小選擇晶體管的漏電流。

在一些實施方式中，背柵可以被配置為被極化以增加選擇晶體管的閾值電壓。

這提供了能夠實現所期望的低截止電流的有益優點。

在一些實施方式中，背柵可以被配置為被極化以在eDRAM存儲元件的保持操作期間增加選擇晶體管的閾值電壓。

這提供了能夠在保持模式期間實現所期望的低截止電流的有益優點。

在一些實施方式中，背柵可以被配置為被極化以在eDRAM存儲元件的讀取和/或寫入操作期間降低選擇晶體管的閾值電壓。

這提供了晶體管在讀取和/或寫入期間快速地操作的有益優點。

本發明還可以涉及一種eDRAM組，其至少包括第一eDRAM存儲元件和第二eDRAM存儲元件，兩者是依照上述第一或第二實施方式的eDRAM存儲元件，其中第一eDRAM存儲元件的背柵連接至第二eDRAM存儲元件的背柵。

這提供了能夠針對多個eDRAM存儲元件容易地控制單個背柵的有益優點。

在一些實施方式中，第一eDRAM存儲元件的位線節點可以與第二eDRAM存儲元件的位線節點相同。