[發明專利]碳化硅半導體器件及其制造方法

在審

• 申請號: 201380068204.2
• 申請日: 2013-12-19
• 公開（公告）號: CN104885227A
• 公開（公告）日: 2015-09-02
• 發明（設計）人: 福井裕;香川泰宏;田中梨菜;阿部雄次;今泉昌之
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/28;H01L21/336;H01L29/12;H01L29/739
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 金光華

技術領域

本發明涉及碳化硅半導體器件，特別涉及被用作電力用半導體器件的溝槽柵型碳化硅半導體器件及其制造方法。

背景技術

在電力電子技術設備中，為了對用于驅動電氣馬達等負載的電力供給的執行/停止進行切換，使用了硅IGBT(Insulated?Gate?Bipolar?Transistor：絕緣柵雙極晶體管)、MOSFET(Metal?Oxide?Semiconductor?Field?Effect?Transistor：金屬氧化物半導體場效應晶體管)等開關元件。特別地，近年來，作為下一代的高耐壓/低損失的開關器件，使用了碳化硅(SiC)的MOSFET受到了關注。

在被用作電力用半導體器件的情況下，使用縱型MOSFET(verticle?MOSFET)構造的情形較多。在縱型MOSFET中，根據其柵極構造，有平面型、溝槽型(溝槽柵型)等。

已知如果溝槽柵型SiC‐MOSFET形成于具有4°OFF等OFF角的基板，則ON電流、閾值電壓根據所形成的溝槽側壁面而變化(例如專利文獻1)。

專利文獻1：日本特開2011-100967號公報

發明內容

根據專利文獻1，在由具有OFF角的4H-SiC單晶體半導體基板構成的溝槽柵型SiC-MOSFET中，依賴于OFF角而針對晶體表面不同的每個溝槽側壁面在漏極電流和閾值電壓中產生偏差。即，在具有OFF角的基板上形成的溝槽柵型SiC-MOSFET中，針對每個溝槽側壁面，MOSFET成為不同的ON狀態，所以存在如下情況：動態特性變得不穩定，或者產生向特定的溝槽側壁面的溝道面的電流集中。

本發明是為了解決上述那樣的課題而完成的，其目的在于提供一種溝槽柵型的縱型碳化硅半導體器件及其制造方法，能夠降低溝槽側壁面的晶體表面所致的漏極電流和閾值電壓的偏差。

本發明的碳化硅半導體器件具備：由碳化硅構成的第1導電類型的漂移區域，形成在具有OFF角的碳化硅半導體基板的第1主面上；由碳化硅構成的第2導電類型的阱區域，形成在所述漂移區域的表面上；由碳化硅構成的第1導電類型的源區域，選擇性地形成在所述阱區域的表層部；溝槽，從所述源區域的表面貫通所述阱區域而到達所述漂移區域；柵電極，隔著柵絕緣膜而形成在所述溝槽的內部；源電極，與所述阱區域及所述源區域連接；漏電極，與碳化硅半導體基板相接地形成在所述碳化硅半導體基板的作為第1主面的相反側的面的第2主面；以及第2導電類型的高濃度阱區域，形成在所述阱區域內，所述第2導電類型的高濃度阱區域的雜質濃度比所述阱區域的雜質濃度大，在所述溝槽的第1側壁面側的所述阱區域形成有低溝道摻雜區域，在所述溝槽的第2側壁面側的所述阱區域形成有有效受主濃度比所述低溝道摻雜區域低的高溝道摻雜區域。

另外，本發明的碳化硅半導體器件的制造方法具備：在具有OFF角的碳化硅半導體基板的第1主面上形成由碳化硅構成的第1導電類型的漂移區域的工序；在所述漂移區域的表面上形成由碳化硅構成的第2導電類型的阱區域的工序；在所述阱區域的表層部選擇性地形成由碳化硅構成的第1導電類型的源區域的工序；形成從所述源區域的表面貫通所述阱區域而到達所述漂移區域的溝槽的工序；在所述溝槽的內部隔著柵絕緣膜而形成柵電極的工序；形成與所述阱區域及所述源區域相接的源電極的工序；在所述碳化硅半導體基板的作為第1主面的相反側的面的第2主面形成漏電極的工序；在所述阱區域內，在所述溝槽的第1側壁面側形成低溝道摻雜區域的工序；以及在所述阱區域內，在所述溝槽的第2側壁面側形成有效受主濃度比所述低溝道摻雜區域低的高溝道摻雜區域的工序。

根據本發明，能夠針對溝槽的每個側壁面調整ON狀態，所以能夠防止向在特定的溝槽的側壁面中形成的場效應晶體管的溝道面的電流集中，能夠得到更低電阻的溝槽柵型碳化硅半導體器件、或者動作更穩定的可靠性高的碳化硅半導體器件。

附圖說明

圖1是示意地示出本發明的實施方式1中的碳化硅半導體器件的剖面圖。

圖2是示意地示出本發明的實施方式1中的碳化硅半導體器件的俯視圖。

圖3是用于說明本發明的實施方式1中的碳化硅半導體器件的溝槽的晶體表面的關系的剖面示意圖。

圖4是關于本發明的實施方式1的碳化硅半導體器件，說明在溝槽側壁形成了的MOSFET的閾值電壓的阱區域的受主濃度依賴性的圖。

圖5是關于本發明的實施方式1的碳化硅半導體器件，說明在溝槽側壁形成了的MOSFET的漏極電流密度的阱區域的受主濃度依賴性的圖。