[發明專利]可配置通信控制器

在審

• 申請號: 201380066712.7
• 申請日: 2013-12-18
• 公開（公告）號: CN104871508A
• 公開（公告）日: 2015-08-26
• 發明（設計）人: 納塔萊·巴貝羅;戈登·克拉克
• 申請（專利權）人: ATI科技無限責任公司
• 主分類號: H04L29/02
• 分類號: H04L29/02
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 樊英如;李獻忠

相關申請的交叉引用

本申請要求2012年12月21日申請的美國申請號13/723,960的權益，所述申請的內容以引用方式并入本文。

技術領域

本公開大體來說涉及通信控制器，具體來說涉及可配置通信控制器。

背景技術

各種通信協議支持連接到通信介質并且根據協議來操作的物理接口。例如，高速PCI(PCIE)標準描述用于這類通信的某些協議。PCIE標準是使用現有PCI編程概念的PCI標準的擴展。根據PCIE標準，在PCIE兼容系統的各種PCIE兼容請求器和完成器之間傳送數據包。據知，PCIE將鏈路描述為兩個端口和它們的互連通道的集合，并且鏈路是兩個組件之間的雙單工通信路徑。PCIE標準進一步將通道描述為一組差動信號對，一對用于傳輸而另一對用于接收，其中N端(by-N)鏈路包括N個通道。例如，以2.5千兆傳送每秒(GT/s)的數據速率操作的16端鏈路表示每個方向上40千兆位/秒的合計原始帶寬。PCIE標準描述用于1端鏈路、2端鏈路、4端鏈路、8端鏈路、12端鏈路、16端和32端鏈路的操作。

PCIE標準使用8位(b)/10b編碼(8位編碼成10位)將符號描述為10位的量，并且使用128b/130b編碼(2位的同步標頭和128位的有效負載)將符號描述為8位的量。PCIE標準還將符號時間描述為符號放置于通道上的時間段(當使用8b/10b編碼時為10倍單位間隔，并且當使用128b/130b時為8倍單位間隔)。PCIE標準進一步將單位間隔描述為通過對足夠長以使源時鐘的所有有意調頻可以忽略的時間間隔內的每位時間間隔求平均值所測得的值。

一旦PCIE兼容系統初始化每個鏈路，鏈路以支持的數據速率中的一個來操作。PCIE?1.0a標準規定有效數據速率為每個通道每個方向上2.5千兆位每秒的原始帶寬。PCIE?2.0標準規定有效數據速率為每個通道每個方向上5.0千兆位每秒的原始帶寬。PCIE?3.0標準規定有效數據速率為每個通道每個方向上8.0千兆位每秒的原始帶寬。并且，未來的PCIE?4.0標準預期會規定有效數據速率為每個通道每個方向上16.0千兆位每秒的原始帶寬。PCIE標準的未來版本將可能繼續增大規定的數據速率。例如，歷史上，PCIE標準的每個主要修訂版(通常每3至4年)都使PCIE帶寬加倍。

隨著如PCIE標準的通信標準繼續規定增大的數據速率，相關聯的通信控制器的設計變得越來越困難。

附圖簡述

圖1以框圖形式示出根據一些實施方案的通信結構。

圖2以框圖形式示出根據一些實施方案的計算機系統。

圖3以框圖形式示出根據一些實施方案的圖形處理器，所述圖形處理器可用來實現圖2的圖形處理器。

圖4以框圖形式示出根據一些實施方案的南橋，所述南橋可用來實現圖2的南橋。

圖5以框圖形式示出根據一些實施方案的通信控制器，所述通信控制器可用來實現圖2的PCIE控制器中的任一個。

圖6示出根據一些實施方案的計時圖，所述計時圖有助于理解圖5的通信控制器的傳輸塊的操作。

圖7示出根據一些實施方案的計時圖，所述計時圖有助于理解圖5的通信控制器的接收塊的操作。

圖8示出根據某些實施方案的用于配置圖5的通信控制器的方法的流程圖。

在以下描述中，不同圖中相同的參考數字指示相似或相同的項目。除非另外指出，否則單詞“連接”及其相關聯的動詞形式包括直接關聯和通過本領域中已知手段的間接電氣連接，并且除非另外指出，否則對直接連接的任何描述也意味著使用適當形式間接電氣連接的替代性實施方案。

實施方案的說明

通信控制器通常包括連接在客戶端接口與物理接口之間的接收電路和傳輸電路。通信控制器具有用于連接到通信介質的端口，并且根據例如PCIE標準協議的協議來操作，所述協議使用數據位序列來形成符號。可使用8b/10b編碼方案或128b/130b編碼方案形成PCIE符號。端口連接到具有例如多達十六個PCIE數據通道的鏈路，但是最大支持鏈路寬度在不同實施方案中變化。