[發(fā)明專利]集成MRAM高速緩存模塊

在審

• 申請(qǐng)?zhí)枺?/td>: 201380066504.7
• 申請(qǐng)日: 2013-12-20
• 公開（公告）號(hào): CN104871248A
• 公開（公告）日: 2015-08-26
• 發(fā)明（設(shè)計(jì)）人: X·董;J·P·金;J·徐
• 申請(qǐng)（專利權(quán)）人: 高通股份有限公司
• 主分類號(hào): G11C11/16
• 分類號(hào): G11C11/16;G06F12/08;G11C15/00
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 袁逸

公開領(lǐng)域

所公開的實(shí)施例針對(duì)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)。更具體而言，示例性實(shí)施例針對(duì)包括存儲(chǔ)器元件(諸如MRAM末級(jí)高速緩存、MRAM主存儲(chǔ)器、和存儲(chǔ)器控制器)的集成MRAM模塊。

背景技術(shù)

可以用對(duì)存儲(chǔ)器子系統(tǒng)的高效設(shè)計(jì)來改進(jìn)處理系統(tǒng)的性能和能量效率。存儲(chǔ)器子系統(tǒng)的常規(guī)架構(gòu)包括非易失性存儲(chǔ)器(諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM))和易失性存儲(chǔ)器(諸如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM))的組合。SRAM和DRAM技術(shù)在本領(lǐng)域中是熟知的。

SRAM單元通常比DRAM單元更快速，但是也比DRAM單元要大。盡管SRAM的面積消耗很大，但是因?yàn)槠漭^高的速度和性能特性，SRAM仍然在寄存器堆和高速緩存中找到片上的一席之地。但是，SRAM單元往往本質(zhì)上是有泄漏的，并且隨著設(shè)備技術(shù)越縮越小，SRAM單元的泄漏問題會(huì)加劇。

在另一方面，DRAM單元以較低速度為代價(jià)提供了小尺寸或高密度的優(yōu)勢(shì)。DRAM常規(guī)上被用于可位于片外的主存儲(chǔ)器中。DRAM成本也較低并且可很好地適從于堆疊式架構(gòu)，以用于創(chuàng)建大的低成本片外存儲(chǔ)方案。然而，DRAM也遭受對(duì)于越縮越小的設(shè)備技術(shù)而言可伸縮性有限的不利影響，特別是在亞10nm范圍中。DRAM的另一公認(rèn)的缺點(diǎn)是其易失性本質(zhì)，這要求不斷的刷新，并且由此招致與刷新功率相關(guān)聯(lián)的不期望的成本。

相應(yīng)地，采用面向性能的SRAM用于片上高速緩存并且采用面向密度的DRAM用于片外存儲(chǔ)器的常規(guī)存儲(chǔ)器子系統(tǒng)設(shè)計(jì)遭受限制。處理系統(tǒng)設(shè)計(jì)中的最近趨勢(shì)對(duì)片上末級(jí)高速緩存(LLC)造成了高要求。由此，SRAM?LLC趨向于占用片上較大的面積，其中可用的臺(tái)面空間由于不斷增加的組件和縮減的總體表面積而不斷縮減。另一方面，具有較高數(shù)據(jù)訪問要求的應(yīng)用也對(duì)主存儲(chǔ)器中采用的片外DRAM造成額外的壓力。然而，如以上所討論的，DRAM并不很適用于投放此類較高帶寬。進(jìn)一步，片上處理器與片外存儲(chǔ)器之間的片外互連為了滿足增長(zhǎng)的帶寬需求也承受更嚴(yán)重的壓力，并且這也導(dǎo)致增加的功耗。

相應(yīng)地，本領(lǐng)域中存在對(duì)于克服與常規(guī)設(shè)計(jì)相關(guān)聯(lián)的前述問題的存儲(chǔ)器子系統(tǒng)的需要。

概述

本發(fā)明的示例性實(shí)施例針對(duì)包括存儲(chǔ)器元件(諸如MRAM末級(jí)高速緩存和MRAM主存儲(chǔ)器)的集成MRAM模塊的系統(tǒng)和方法。

例如，一示例性實(shí)施例針對(duì)一種集成電路，包括：處理器；包括MRAM末級(jí)高速緩存和MRAM主存儲(chǔ)器的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)模塊；以及耦合所述處理器和所述MRAM模塊的接口。

另一示例性實(shí)施例涉及一種形成集成電路的方法，所述方法包括：在第一封裝上形成沒有末級(jí)高速緩存的處理芯片，以及在第二封裝中形成包括MRAM末級(jí)高速緩存和MRAM主存儲(chǔ)器的MRAM模塊。

另一示例性實(shí)施例針對(duì)一種系統(tǒng)，包括：形成在第一封裝上的沒有末級(jí)高速緩存的處理裝置，以及形成在第二封裝中的包括末級(jí)高速緩存和主存儲(chǔ)器的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)存儲(chǔ)器裝置。

又一示例性實(shí)施例針對(duì)一種形成集成電路的方法，所述方法包括：用于在第一封裝上形成沒有末級(jí)高速緩存的處理芯片的步驟，以及用于在第二封裝中形成包括MRAM末級(jí)高速緩存和MRAM主存儲(chǔ)器的MRAM模塊的步驟。

附圖簡(jiǎn)述

給出附圖以幫助對(duì)本發(fā)明實(shí)施例進(jìn)行描述，且提供附圖僅用于解說實(shí)施例而非對(duì)其進(jìn)行限定。

圖1解說了包括常規(guī)處理系統(tǒng)100的集成電路。

圖2解說了包括根據(jù)示例性實(shí)施例配置的示例性處理系統(tǒng)200和存儲(chǔ)器模塊218的集成電路。

圖3是包括示例性MRAM模塊318的示例性處理系統(tǒng)300的示意圖。

圖4A-C解說了示例性MRAM模塊的物理實(shí)現(xiàn)。

圖5解說了根據(jù)示例性實(shí)施例的形成包括處理器和MRAM模塊的集成電路的方法的流程圖。

圖6解說了其中可有利地采用本公開的實(shí)施例的示例性無線通信系統(tǒng)600。

詳細(xì)描述

本發(fā)明的各方面在以下針對(duì)本發(fā)明具體實(shí)施例的描述和有關(guān)附圖中被公開。可以設(shè)計(jì)替換實(shí)施例而不會(huì)脫離本發(fā)明的范圍。另外，本發(fā)明中眾所周知的元素將不被詳細(xì)描述或?qū)⒈皇∪ヒ悦怃螞]本發(fā)明的相關(guān)細(xì)節(jié)。

措辭“示例性”在本文中用于表示“用作示例、實(shí)例或解說”。本文中描述為“示例性”的任何實(shí)施例不必被解釋為優(yōu)于或勝過其他實(shí)施例。同樣，術(shù)語“本發(fā)明的各實(shí)施例”并不要求本發(fā)明的所有實(shí)施例都包括所討論的特征、優(yōu)點(diǎn)、或工作模式。