[發明專利]利用分區多跳網絡的裸片堆疊裝置

有效

• 申請號: 201380066498.5
• 申請日: 2013-12-18
• 公開（公告）號: CN104885212A
• 公開（公告）日: 2015-09-02
• 發明（設計）人: M·S·托特湯蒂;G·H·洛
• 申請（專利權）人: 先進微裝置公司
• 主分類號: H01L23/12
• 分類號: H01L23/12
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種電子總成(100)，其包括：

內插板(102)；

多個裸片(104、105、106、107)，其安置于所述內插板的表面處且經由所述內插板的一個或多個金屬層連接；和

多跳網絡(101)，其在所述多個裸片之間路由數據包，所述多跳網絡包括路由器分區和鏈路分區，所述路由分區包括安置于所述多個裸片的至少一個子集的各個裸片處的路由邏輯(124、125、126、127)且所述鏈路分區包括所述內插板的所述一個或多個金屬層。

2.根據權利要求1所述的電子總成，其中所述多個裸片包括垂直堆疊裸片集(111、112、113)。

3.根據權利要求2所述的電子總成，其中：

所述垂直堆疊裸片集包含所述子集的第一裸片(111)；

所述鏈路分區還包含用于所述垂直堆疊裸片集的裸片上互連件(222)；且

所述第一裸片的所述路由邏輯還使用所述裸片上互連件在所述垂直堆疊裸片集的裝置之間路由數據包。

4.根據權利要求3所述的電子總成，其中所述裸片上互連件包含使所述垂直堆疊集的多個裸片互連的硅通孔(TSV)。

5.根據權利要求3所述的電子總成，其中：

所述垂直堆疊集的至少一裸片(107)安置于所述第一裸片與所述內插板的所述表面之間；且

所述鏈路分區包括將所述第一裸片連接至所述內插板的所述垂直堆疊集的一個或多個硅通孔(TSV)。

6.根據權利要求2所述的電子總成，其中所述垂直堆疊裸片集包含所述子集的第一裸片和所述子集的第二裸片，所述第一裸片實施所述路由邏輯的第一部分且所述第二裸片實施所述路由邏輯的第二部分。

7.根據權利要求1所述的電子總成，其中所述多個裸片包含第一裸片(205)和第二裸片(207)，所述第一裸片包含于所述子集中且實施路由邏輯(212)且所述第二裸片缺少所述路由邏輯，所述第一裸片和第二裸片經由包括所述內插板的一個或多個金屬層的接線的點對點鏈路(219)耦接。

8.一種電子總成(100)，其包括：

內插板(102)；

第一、第二和第三裸片(204、205、206)，其安置于所述內插板的表面處，其中所述第一裸片和所述第二裸片經由包括所述內插板的一個或多個金屬層的第一鏈路集(216)連接且所述第二裸片和所述第三裸片經由包括所述內插板的更多金屬層的第二鏈路集(217)連接；且

所述第二裸片包括路由邏輯(212)，以經由所述第一鏈路集和所述第二鏈路集在所述第一裸片與第三裸片之間路由數據包。

9.根據權利要求8所述的電子總成，其還包括：

第四裸片(207)，其安置于所述內插板的所述表面處，其中所述第三裸片和所述第四裸片經由第三鏈路集(218)連接，且

所述第三裸片包括路由邏輯(214)，以經由所述第二鏈路集和所述第三鏈路集在所述第一裸片、所述第二裸片與所述第四裸片之間路由數據包。

10.根據權利要求8所述的電子總成，其還包括：

第四裸片(207)，其安置于所述內插板的所述表面處，其中所述第二裸片和所述第四裸片經由第三鏈路集(219)連接，且

其中所述第二裸片的所述路由邏輯經由所述第一、第二和第三鏈路集在所述第一裸片、所述第三裸片與所述第四裸片之間路由數據包。

11.根據權利要求8所述的電子總成，其還包括垂直堆疊裸片集(208)，所述垂直堆疊集包含所述第二裸片。

12.根據權利要求11所述的電子總成，其中所述第二裸片的所述路由邏輯還經由所述第一鏈路集、所述第二鏈路集與所述垂直堆疊裸片集的裸片上鏈路和硅通孔(222)在所述第一裸片、所述第三裸片和所述垂直堆疊裸片集的所述裸片之間路由數據包。

13.根據權利要求12所述的電子總成，其中所述第二裸片的所述路由邏輯還經由所述垂直堆疊裸片集的所述裸片上鏈路和硅通孔在所述垂直堆疊裸片集的至少一個裸片的電路組件之間路由數據包。