[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201380062964.2
• 申請日: 2013-11-26
• 公開（公告）號: CN104838500A
• 公開（公告）日: 2015-08-12
• 發明（設計）人: 利田祐麻;赤木望;林敬太
• 申請（專利權）人: 株式會社電裝
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/861;H01L29/868
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

關聯申請的相互參照

本公開基于2012年12月4日申請的日本申請第2012－265310號、2012年12月4日申請的日本申請第2012－265311號、2013年10月15日申請的日本申請第2013－214758號、以及2013年10月15日申請的日本申請第2013－214759號，這里援用其記載內容。

技術領域

本公開涉及具有超結(super?junction)(以下稱作SJ)構造的半導體裝置及其制造方法。

背景技術

在將縱型構造的Double-Diffused?MOSFET(DMOS，雙擴散MOSFET)形成于單元(cell)區域的半導體裝置中，有將單元區域的外周包圍的外周區域的耐壓層僅由低雜質濃度的n^-型外延層形成的半導體裝置。該半導體裝置中，在DMOS的恢復(recovery)動作時，注入電荷(注入載流子)從n^-型外延層朝向p型體層(body?layer)中的與源極電極之間的接觸部被直線排出。

此外，在將縱型構造的DMOS形成于單元區域的其他半導體裝置中，將位于單元區域的外周的外周區域的耐壓構造用比較高濃度的p型表面電場緩和(resurf)層構成，利用p型表面電場緩和層來確保耐壓(breakdown?voltage，擊穿電壓)。因此，在將形成于單元區域的DMOS設為溝槽柵型的情況下，做成將最外周側的溝槽柵的端部用p型表面電場緩和層覆蓋的構造。

另一方面，在將SJ構造的MOSFET形成于單元區域的半導體裝置中，與形成有MOSFET的單元區域同樣，外周區域的耐壓層也由p型柱(column)和n型柱交替重復的PN柱形成(例如參照專利文獻1及專利文獻2)。因此，在SJ構造的MOSFET的恢復動作時，注入電荷經過PN柱朝向p型體層中的與源極電極之間的接觸部排出。此外，在具備SJ構造的外周區域，能夠利用SJ構造保持耐壓。因而，在外周區域具備的p型表面電場緩和層也不需要為高濃度，成為溝槽柵也不被濃的p型表面電場緩和層覆蓋的構造。

現有技術文獻

專利文獻

專利文獻1：特開2006－278826號公報(與US2006/0220156A1對應)

專利文獻2：特開2004－134597號公報(與US6，825，537B2對應)

發明內容

發明要解決的課題

如上述那樣，在DMOS中，在恢復動作時，注入電荷從n^-型外延層朝向p型體層中的與源極電極之間的接觸部直線排出。因此，注入電荷不比較集中地排出。

但是，在SJ構造的MOSFET中，在恢復動作時，注入電荷雖然經過PN柱朝向p型體層中的與源極電極之間的接觸部排出，但容易在p型半導體中漂移。因此，如圖33的箭頭所記載那樣，注入電荷不跨n型柱J1而從p型柱J2向襯底表面側脫離，經由外周區域的p型表面電場緩和層J3從p型體層J4中的與源極電極J5之間的接觸部排出。因而，SJ構造的MOSFET與DMOS相比注入電荷容易集中，存在p型體層J4與源極電極J5之間的邊界位置或柵極布線J6下方的柵極絕緣膜J7等被破壞的問題。特別是，在源極電極J5中與p型體層J4之間的接觸部位中的最外周側的端部，發熱變大，容易被破壞。

另外，這里，舉出SJ構造的MOSFET為例進行了說明，但對于縱型的SJ構造的二極管也存在同樣的問題。

用于解決問題的手段

本公開的目的在于，提供一種半導體裝置，其具有SJ構造，使注入電荷的集中緩和，能夠抑制元件的破壞。此外，目的還在于提供這樣的半導體裝置的制造方法。

本開示的第1方式的半導體裝置，具備第1導電型的半導體襯底、超結構造、半導體層、第2導電型的高雜質層、表面電極、背面電極、以及第2導電型的深層。

所述半導體襯底具有表面及背面。所述超結構造在所述半導體襯底的表面側具有第1導電型柱及第2導電型柱與所述半導體襯底的表面平行地重復的重復構造。將所述半導體襯底的外周側設為外周區域，將所述外周區域的內側設為形成縱型半導體元件的單元區域，所述半導體層在所述單元區域以及所述外周區域形成在所述超結構造之上。

所述高雜質層，在所述單元區域形成于所述超結構造之上的所述半導體層，相比于所述半導體層被設為高雜質濃度。所述表面電極，從所述單元區域進入所述外周區域而形成，與所述高雜質層相接而形成。所述背面電極與所述半導體襯底的背面側電連接。