[發明專利]用于確定直方圖的指令

有效

• 申請號: 201380062290.6
• 申請日: 2013-06-14
• 公開（公告）號: CN104823156B
• 公開（公告）日: 2018-07-17
• 發明（設計）人: 郭獅中
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/46
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

1.一種處理器，包括：

指令執行流水線的功能單元，所述功能單元具有：

比較庫電路，用于將第一輸入矢量的一個或多個元素與第二輸入矢量的一個元素進行比較；以及

加法器電路，其耦合至所述比較庫電路，用于以所述第一輸入矢量的逐個元素的方式，增加與所述第一輸入矢量的一個值相匹配的所述第二輸入矢量的元素的數量，其中，所述功能單元包括扇出布線，用于將所述第二輸入矢量的所述一個元素扇出至所述比較庫電路中的多個比較電路，以執行所述一個元素與所述第一輸入矢量的所述一個或多個元素的多個比較，并且所述功能單元包括扇入布線，用于將來自所述多個比較電路的多個相應的值扇入至所述加法器電路，以針對所述第二輸入矢量的所述一個元素與所述第一輸入矢量的所述一個或多個元素，生成標量總和值。

2.如權利要求1所述的處理器，其中，所述功能單元含有只讀存儲器(ROM)，其含有針對所述第二輸入矢量的每個元素控制通過所述比較庫電路和加法器電路的循環的微碼。

3.如權利要求1所述的處理器，其中，所述功能單元還包括：

第二比較庫電路，用于將所述第一輸入矢量的所述一個或多個元素與第二輸入矢量的另一個元素進行比較，所述第二比較庫電路耦合至所述加法器電路。

4.如權利要求1所述的處理器，還包括繞開所述加法器電路的來自所述比較庫電路的數據路徑。

5.如權利要求4所述的處理器，其中，所述功能單元執行用于確定直方圖的第一指令，以及確定在字符串中是否發現特定字符的第二指令。

6.如權利要求1所述的處理器，其中，所述功能單元執行指令，該指令的指令格式包含用于指明要執行的比較的類型的立即操作數。

7.如權利要求6所述的處理器，其中，所述比較的類型包含以下中的任何一個：

范圍相等，所述范圍相等是要確定所述第二輸入矢量的所述一個元素是否落入所述第一輸入矢量的所述一個或多個元素所指示的范圍；

任意相等，所述任意相等是要確定所述第二輸入矢量的所述一個元素是否等于所述第一輸入矢量的所述一個或多個元素中的任一元素。

8.如權利要求7所述的處理器，其中，所述功能單元執行用于確定直方圖的第一指令，以及確定在字符串中是否發現特定字符的第二指令，所述第一指令具有指令格式來指明針對該第一指令，是要執行所述范圍相等的比較還是所述任意相等的比較，并且所述第二指令具有指令格式來指明針對該第二指令，是要執行所述范圍相等的比較還是所述任意相等的比較。

9.如權利要求1所述的處理器，其中，所述功能單元含有所述扇出布線來將所述第二輸入矢量的所述一個元素扇出至所述比較庫電路中的所述多個比較電路，以在同一個周期內執行所述一個元素與所述第一輸入矢量的所述一個或多個元素的多個比較。

10.如權利要求1所述的處理器，其中，所述功能單元執行指令，該指令包括用于指明所述第一輸入矢量和所述第二輸入矢量的元素的數據格式的第一字段、以及用于指明所述第二輸入矢量中的元素的數量和尺寸的第二字段。

11.一種用于確定直方圖的方法，所述方法包括：

通過執行第一指令來確定所述直方圖，所述第一指令的執行包括：

用處理器的比較庫電路將第一輸入矢量的元素與第二輸入矢量的一個元素進行比較；以及

用所述處理器的加法器電路以所述第一輸入矢量的逐個元素的方式，增加與所述第一輸入矢量的一個值相匹配的所述第二輸入矢量的元素的數量，其中，所述處理器包括扇出布線，用于將所述第二輸入矢量的所述一個元素扇出至所述比較庫電路中的多個比較電路，以執行所述一個元素與所述第一輸入矢量的所述元素的多個比較，并且所述處理器包括扇入布線，用于將來自所述多個比較電路的多個相應的值扇入至所述加法器電路，以針對所述第二輸入矢量的所述一個元素與所述第一輸入矢量的所述元素，生成標量總和值。