[發明專利]異構處理器裝置和方法

有效

• 申請號: 201380062284.0
• 申請日: 2013-06-25
• 公開（公告）號: CN105103122B
• 公開（公告）日: 2018-09-18
• 發明（設計）人: P·納凡茲;G·N·斯里尼瓦薩;E·高巴托夫;D·R·薩巴瑞迪;M·奈克;A·納韋;A·帕拉哈卡蘭;E·威斯曼;D·A·考法蒂;P·布萊特;S·D·哈恩;A·J·赫德瑞奇;G·康納;R·J·芬格;B·E·貝格比;A·D·亨羅伊德
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/455
• 分類號: G06F9/455;G06F9/38;G06F9/50
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 毛力

描述了異構處理器架構。例如，根據本發明的一個實施例的處理器包括：兩個或更多小型物理處理器核的集合；至少一個大型物理處理器核，具有相對于小型物理處理器核的相對較高性能的處理能力和相對較高的功率使用；虛擬到物理V?P映射邏輯，用于通過虛擬核的對應集合將兩個或更多小型物理處理器核的集合暴露給軟件并且對該軟件隱藏至少一個大型物理處理器核。

技術領域

本發明總體涉及計算機處理器的領域。更具體地說，本發明涉及異構處理器裝置和方法。

背景技術

異構計算架構提供相比同構架構的獨特優勢，因為多于一種類型的計算元件可用于執行計算任務。不同的計算元件(也被稱為“處理元件”或“功能單元”)比其他元件更適用于不同的任務。例如，計算元件A在運行任務X時比計算元件B快，但是該計算元件A在運行任務V時可能比計算元件B慢。因此，包含計算元件A和B兩者的硬件在運行任務X和V的組合時比僅包含類型A或類型B的計算元件的硬件更高效。

盡管異構計算架構具有公知的優勢，但現實世界中用于CPU核的異構計算的示例卻很少。這些架構要求軟件知曉如何將多個任務適當地調度到每一種CPU核類型(在這種情況下，計算元件是CPU核)。隨著硬件演進以及核類型變化，讓軟件(例如，操作系統)跟蹤可用的不同類型的CPU核以及如何高效地利用異構性是非常困難的。出于這個原因，在諸如Windows^TM和Linux之類的主流操作系統中沒有核異構性支持，并且在不久的將來也不大可能有針對該功能的廣泛的支持。

附圖說明

結合以下附圖，從以下具體實施方式中可獲得對本發明更好的理解，其中：

圖1A是示出根據本發明的多個實施例的示例性有序流水線和示例性的寄存器重命名的無序發布/執行流水線的框圖；

圖1B是示出根據本發明的多個實施例的要包括在處理器中的有序架構核的示例性實施例和示例性的寄存器重命名的無序發布/執行架構核的框圖；

圖2是根據本發明的多個實施例的具有集成的存儲器控制器和圖形器件的單核處理器和多核處理器的框圖。

圖3示出根據本發明的一個實施例的系統的框圖；

圖4示出根據本發明的實施例的第二系統的框圖；

圖5示出根據本發明的實施例的第三系統的框圖；

圖6示出根據本發明的實施例的芯片上系統(SoC)的框圖；

圖7示出根據本發明的多個實施例的、對照使用軟件指令轉換器將源指令集中的二進制指令轉換成目標指令集中的二進制指令的框圖；

圖8示出異構處理器架構的一個實施例。

圖9a和9b分別示出包括被隱藏的大型核和被隱藏的小型核的實施例。

圖10示出用于將虛擬核映射至物理核的方法的一個實施例。

圖11a-b示出具有被隱藏的大型核和多個可見的小型核的系統的一個實施例。

圖12示出用于將虛擬核映射至物理核的方法的一個實施例。

圖13a-c示出具有被隱藏的小型核和多個可見的大型核的系統的一個實施例。

圖13d示出用于不同類型的線程的核分配。

圖14a-b示出用于智能地向異構處理器組件分配功率的本發明的多個實施例。

圖15a-b是示出根據本發明的多個實施例的通用向量友好指令格式及其指令模板的框圖；

圖16a-d是根據本發明的多個實施例的示例性專用向量友好指令格式的框圖；以及

圖17是根據本發明的一個實施例的寄存器架構的框圖。