[發明專利]用于處理安全哈希算法的指令處理器、方法、和系統

有效

• 申請號: 201380062069.0
• 申請日: 2013-06-18
• 公開（公告）號: CN105051743B
• 公開（公告）日: 2018-06-08
• 發明（設計）人: G·M·沃爾里克;K·S·葉;V·戈帕爾;J·D·吉爾福德
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F21/72
• 分類號: G06F21/72;G06F21/64;G06F21/60;G06F9/30;H04L9/06
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊;王英

1.一種處理器，包括：

多個緊縮數據寄存器；以及

執行單元，其與所述多個緊縮數據寄存器耦合，所述執行單元響應于指令而可操作，所述指令指示包括了針對安全哈希算法2SHA2哈希算法的當前輪i的狀態數據元素a_i、b_i、e_i和f_i的第一緊縮數據的第一源，并且所述指令還指示第二緊縮數據的第二源，其中，所述第一緊縮數據具有的比特寬度小于所述SHA2哈希算法的八個狀態數據元素a_i、b_i、c_i、d_i、e_i、f_i、g_i和h_i的組合的比特寬度，所述執行單元可操作以在由所述指令指示的目的地中存儲結果，所述結果包括通過至少一輪的所述SHA2哈希算法從相對應的狀態數據元素a_i、b_i、e_i和f_i而更新的已更新的狀態數據元素a_i+、b_i+、e_i+和f_i+。

2.根據權利要求1所述的處理器，其中，所述執行單元可操作以響應于所述指令而將通過兩輪的所述SHA2哈希算法從相對應的狀態數據元素a_i、b_i、e_i和f_i而更新的已更新的狀態數據元素a_i+2、b_i+2、e_i+2和f_i+2進行存儲，并且其中，所述第一緊縮數據不包括狀態數據元素c_i。

3.根據權利要求1所述的處理器，其中，所述執行單元可操作以響應于所述指令而將通過四輪的所述SHA2哈希算法從相對應的狀態數據元素a_i、b_i、e_i和f_i而更新的已更新的狀態數據元素a_i+4、b_i+4、e_i+4和f_i+4進行存儲，并且其中，所述第一緊縮數據不包括狀態數據元素c_i。

4.根據權利要求1所述的處理器，其中，所述指令僅將所述第一源和所述第二源指示為源，并且其中，所述第二緊縮數據包括：

狀態數據元素c_i；

狀態數據元素d_i；

第一和，其包括：狀態元素h_i加上針對所述當前輪的消息輸入W(i)，加上針對所述當前輪的常數輸入K(i)，加上對針對所述當前輪的狀態元素e_i、f_i和g_i進行的Ch函數計算，加上對針對所述當前輪的狀態元素e_i進行的Σ₁函數計算；以及

第二和，其包括：狀態元素g_i加上針對在所述當前輪之后的一輪的消息輸入W(i+1)，加上針對在所述當前輪之后的一輪的常數輸入K(i+1)。

5.根據權利要求1所述的處理器，其中，所述第二緊縮數據包括狀態數據元素c_i、d_i、g_i和h_i。

6.根據權利要求5所述的處理器，其中，所述指令指示第三緊縮數據的第三源，其中，所述第三緊縮數據表示針對所述當前輪和針對在所述當前輪之后的一輪的消息輸入和常數輸入。