[發(fā)明專利]集成電路器件以及用于制造集成電路器件的方法

在審

• 申請?zhí)枺?/td>: 201380060435.9
• 申請日: 2013-11-21
• 公開（公告）號: CN104798199A
• 公開（公告）日: 2015-07-22
• 發(fā)明（設(shè)計）人: Z·王
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: H01L27/10
• 分類號: H01L27/10;H01L23/525;G11C17/16;G11C17/18;H01L27/112
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 周敏

1.一種集成電路，包括：

金屬柵極端，其包括為p型或n型的柵極金屬；

具有p型摻雜或n型摻雜的第一半導(dǎo)體區(qū)域，以使得如果所述柵極金屬為p型，則所述第一半導(dǎo)體區(qū)域具有所述n型摻雜，并且如果所述柵極金屬為n型，則所述第一半導(dǎo)體區(qū)域具有所述p型摻雜；以及

柵極電介質(zhì)，其介于所述金屬柵極端與所述第一半導(dǎo)體區(qū)域之間。

2.如權(quán)利要求1所述的集成電路，其特征在于，進(jìn)一步包括：

具有p型摻雜或n型摻雜的半導(dǎo)體基板主體，以使得如果所述柵極金屬為p型，則所述基板主體具有p型摻雜，并且如果所述柵極金屬為n型，則所述基板主體具有n型摻雜，所述第一半導(dǎo)體區(qū)域布置在所述半導(dǎo)體基板主體中，所述第一半導(dǎo)體區(qū)域的一部分在所述金屬柵極端的第一側(cè)之下。

3.如權(quán)利要求2所述的集成電路，其特征在于，進(jìn)一步包括：

具有p型摻雜或n型摻雜的第二半導(dǎo)體區(qū)域，以使得如果所述柵極金屬為p型，則所述第二半導(dǎo)體區(qū)域具有n型摻雜，并且如果所述柵極金屬為n型，則所述第二半導(dǎo)體區(qū)域具有p型摻雜，所述第二半導(dǎo)體區(qū)域布置在所述半導(dǎo)體基板主體中，所述第二半導(dǎo)體區(qū)域的一部分在所述金屬柵極端的第二側(cè)之下。

4.如權(quán)利要求2所述的集成電路，其特征在于，進(jìn)一步包括：

布置于所述半導(dǎo)體基板主體中的短槽隔離屏障，所述短槽隔離屏障的一部分在所述金屬柵極端的第二側(cè)之下。

5.如權(quán)利要求1所述的集成電路，其特征在于，所述柵極電介質(zhì)為具有大于或等于十(10)的介電常數(shù)的高K電介質(zhì)材料。

6.如權(quán)利要求1所述的集成電路，其特征在于，所述柵極電介質(zhì)包括氧化鉿(HfO₂)、氧化硅鉿(HfSiO)、和/或硅酸鉿(HfSiO₄)中的至少一者。

7.如權(quán)利要求1所述的集成電路，其特征在于，所述柵極金屬為p型并且所述柵極金屬包括氮化鈦(TiN)、和/或碳化鈦(TiC)中的至少一者。

8.如權(quán)利要求1所述的集成電路，其特征在于，所述柵極金屬為n型并且所述柵極金屬包括氮化鈦鋁(TiAlN)、鋁化鈦(TiAl)、鋁化鋯(ZrAl)、和/或鋁化鎢(WAl)中的至少一者。

9.如權(quán)利要求1所述的集成電路，其特征在于，所述金屬柵極端與所述第一半導(dǎo)體區(qū)域之間的邊界區(qū)域處的第一柵極擊穿電壓V_BDGSD小于所述金屬柵極端與半導(dǎo)體基板主體之間的邊界區(qū)域處的第二柵極擊穿電壓V_BDGB。

10.如權(quán)利要求1所述的集成電路，其特征在于，所述集成電路為反熔絲，并且所述柵極電介質(zhì)被適配成在所述金屬柵極端與所述第一半導(dǎo)體區(qū)域之間的編程電壓V_PP等于或超過柵極擊穿電壓V_BDGSD的情況下?lián)舸┎?chuàng)建所述金屬柵極端與所述第一半導(dǎo)體區(qū)域之間的導(dǎo)電路徑。

11.如權(quán)利要求10所述的集成電路，其特征在于，所述反熔絲是一次性可編程存儲器(OTP)電路的一部分，并且所述導(dǎo)電路徑是不可逆的。

12.如權(quán)利要求10所述的集成電路，其特征在于，所述反熔絲是多次可編程(OTP)存儲器(MTP)電路的一部分，并且所述導(dǎo)電路徑是可逆的。

13.如權(quán)利要求10所述的集成電路，其特征在于，在所述金屬柵極端與所述第一半導(dǎo)體區(qū)域之間的邊界區(qū)域處形成所述導(dǎo)電路徑的概率大于在所述金屬柵極端與所述柵極電介質(zhì)之下的半導(dǎo)體基板主體之間的邊界區(qū)域處形成所述導(dǎo)電路徑的概率。

14.如權(quán)利要求10所述的集成電路，其特征在于，所述柵極擊穿電壓V_BDGSD與內(nèi)建電場E_BIGSD成比例地減小，所述內(nèi)建電場E_BIGSD與所述金屬柵極端和所述第一半導(dǎo)體區(qū)域之間的邊界區(qū)域相關(guān)聯(lián)。

15.如權(quán)利要求14所述的集成電路，其特征在于，如果所述編程電壓V_PP的極性被取向?yàn)槠叫杏谒鰞?nèi)建電場E_BIGSD，則所述編程電壓V_PP減小。