[發(fā)明專利]缺陷轉(zhuǎn)移和晶格失配外延膜

有效

• 申請(qǐng)?zhí)枺?/td>: 201380060387.3
• 申請(qǐng)日: 2013-06-27
• 公開（公告）號(hào): CN104798179B
• 公開（公告）日: 2017-11-17
• 發(fā)明（設(shè)計(jì)）人: B·舒金;V·H·勒;R·S·周;S·達(dá)斯古普塔;G·杜威;N·戈埃爾;J·T·卡瓦列羅斯;M·V·梅茨;N·慕克吉;R·皮拉里塞泰;W·拉赫馬迪;M·拉多薩夫列維奇;H·W·田;N·M·澤利克
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H01L21/20
• 分類號(hào): H01L21/20;H01L29/78;H01L21/336
• 代理公司: 永新專利商標(biāo)代理有限公司72002
• 代理人: 林金朝,王英

1.一種半導(dǎo)體設(shè)備，包括：

鰭狀物結(jié)構(gòu)，其包括鰭狀物頂部和從所述鰭狀物頂部向襯底延伸的相對(duì)的鰭狀物側(cè)壁部分；

橋?qū)樱浒ǚ謩e與所述相對(duì)的鰭狀物側(cè)壁部分直接接觸的相對(duì)的橋?qū)觽?cè)壁部分；以及

外延(EPI)層，其包括分別與所述相對(duì)的橋?qū)觽?cè)壁部分直接接觸的相對(duì)的EPI側(cè)壁部分；

其中，所述橋?qū)优c所述鰭狀物結(jié)構(gòu)之間的晶格常數(shù)差小于所述橋?qū)优c所述外延層之間的晶格常數(shù)差，

其中，正交于所述鰭狀物的長(zhǎng)垂直軸的單個(gè)平面與所述鰭狀物結(jié)構(gòu)在第一區(qū)域上相交并且與所述EPI側(cè)壁在第二區(qū)域上相交，并且所述第二區(qū)域大于所述第一區(qū)域。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，所述外延層包括包含Ⅳ族材料和Ⅲ-Ⅴ族材料的其中之一的EPI材料，所述鰭狀物結(jié)構(gòu)包括包含硅的鰭狀物結(jié)構(gòu)材料，并且所述橋?qū)影ú煌谒鲻挔钗锝Y(jié)構(gòu)材料和所述EPI材料中的任一種的橋?qū)硬牧稀?/p>

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中，所述外延層包括在晶體管的溝道中并且耦合到所述晶體管的源極和漏極。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中，所述外延層包括在晶體管的溝道中并且耦合到所述晶體管的源極和漏極，所述源極和所述漏極均與所述鰭狀物結(jié)構(gòu)直接接觸。

5.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中，所述鰭狀物包括與所述鰭狀物頂部相鄰的應(yīng)變集中部分。

6.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中，所述外延層沿所述外延層與所述橋?qū)又g的整個(gè)邊界無缺陷。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，所述鰭狀物與所述襯底是整體的，并且所述外延層側(cè)壁部分彼此是整體的。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其包括：

與所述鰭狀物結(jié)構(gòu)相鄰的附加鰭狀物結(jié)構(gòu)，其包括第一晶格常數(shù)、以及從所述鰭狀物頂延伸到襯底的相對(duì)的附加鰭狀物側(cè)壁部分；以及

附加橋?qū)樱浒ㄋ龅谝痪Ц癯?shù)、以及分別與所述相對(duì)的附加鰭狀物側(cè)壁部分直接接觸的相對(duì)的附加橋?qū)觽?cè)壁部分；

其中，所述外延層具有第一極性，所述附加橋?qū)泳哂信c所述第一極性相反的第二極性，并且所述外延層和所述附加橋?qū)影ㄔ贑MOS器件中。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其包括：

與所述鰭狀物結(jié)構(gòu)相鄰的附加鰭狀物結(jié)構(gòu)，其包括第一晶格常數(shù)、以及從所述鰭狀物頂部延伸到襯底的相對(duì)的附加鰭狀物側(cè)壁部分；

附加橋?qū)樱浒ㄋ龅谝痪Ц癯?shù)、以及分別與所述相對(duì)的附加鰭狀物側(cè)壁部分直接接觸的相對(duì)的附加橋?qū)觽?cè)壁部分；以及

附加外延層，其包括第二晶格常數(shù)、以及分別與所述相對(duì)的附加橋?qū)觽?cè)壁部分直接接觸的相對(duì)的附加EPI側(cè)壁部分；

其中，所述外延層具有第一極性，所述附加外延層具有與所述第一極性相反的第二極性，并且所述外延層和所述附加外延層包括在CMOS器件中。

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，橋側(cè)壁層與所述鰭狀物結(jié)構(gòu)的距離相等。

11.一種半導(dǎo)體設(shè)備，包括：

鰭狀物結(jié)構(gòu)，其包括鰭狀物頂部和從所述鰭狀物頂部向襯底延伸的相對(duì)的鰭狀物側(cè)壁部分；

外延(EPI)層，其包括分別與所述相對(duì)的鰭狀物側(cè)壁部分直接相鄰的相對(duì)的EPI側(cè)壁部分；以及

橋?qū)樱浒ǚ謩e與所述相對(duì)的鰭狀物側(cè)壁部分直接接觸的相對(duì)的橋?qū)觽?cè)壁部分；

其中，所述外延側(cè)壁部分與所述鰭狀物結(jié)構(gòu)的距離相等；

其中，所述橋?qū)优c所述鰭狀物結(jié)構(gòu)之間的晶格常數(shù)差小于所述橋?qū)优c所述外延層之間的晶格常數(shù)差，

其中，正交于所述鰭狀物的長(zhǎng)垂直軸的單個(gè)平面與所述鰭狀物結(jié)構(gòu)在第一區(qū)域上相交并且與所述EPI側(cè)壁在第二區(qū)域上相交，并且所述第二區(qū)域大于所述第一區(qū)域。

12.根據(jù)權(quán)利要求11所述的半導(dǎo)體設(shè)備，其中，所述外延層包括包含Ⅳ族材料和Ⅲ-Ⅴ族材料的其中之一的EPI材料，所述鰭狀物結(jié)構(gòu)包括包含硅的鰭狀物結(jié)構(gòu)材料，并且所述橋?qū)影ú煌谒鲻挔钗锝Y(jié)構(gòu)材料和所述EPI材料中的任一種的橋?qū)硬牧稀?/p>

13.根據(jù)權(quán)利要求11所述的半導(dǎo)體設(shè)備，其中，在所述鰭狀物結(jié)構(gòu)和所述橋?qū)又g沒有晶格失配。