[發明專利]功率選通高速緩存存儲器的一部分

有效

• 申請號: 201380059598.5
• 申請日: 2013-06-28
• 公開（公告）號: CN104781753B
• 公開（公告）日: 2017-09-08
• 發明（設計）人: R·王;S·A·艾哈邁德;E·德拉諾;P·J·夏;Z·A·切希蒂;C·麥西奧科;T-Y·C·泰
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/0802
• 分類號: G06F12/0802;G06F12/0811;G06F1/32
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 張東梅

1.一種用于功率選通高速緩存存儲器的處理器，包括：

多個區塊，每一區塊都包括核和區塊高速緩存層次結構，所述區塊高速緩存層次結構包括第一級高速緩存以及第二級高速緩存，其中所述第一級高速緩存和所述第二級高速緩存中的每一個都在物理上是所述區塊私有的；以及

耦合到所述多個區塊的控制器，所述控制器包括高速緩存功率控制裝置，所述高速緩存功率控制裝置用于接收關于第一區塊的所述核以及所述區塊高速緩存層次結構的利用率信息，并且用于至少部分地基于所述利用率信息，當所述第一級高速緩存的未命中率小于第一閾值時，導致所述第一區塊的所述第二級高速緩存被獨立地功率選通。

2.如權利要求1所述的處理器，其特征在于，所述高速緩存功率控制裝置將在所述核處于活動狀態時獨立地功率選通所述第二級高速緩存。

3.如權利要求1所述的處理器，其特征在于，當所述核處于低功率狀態，所述多個區塊中的至少另一個區塊的核處于活動狀態時，所述高速緩存功率控制裝置將導致所述第二級高速緩存被功率選通。

4.如權利要求1所述的處理器，其特征在于，所述高速緩存功率控制裝置將確定能量得失平衡值，并且當所述核的估計的空閑持續時間大于所述能量得失平衡值時，導致所述第二級高速緩存被功率選通。

5.如權利要求4所述的處理器，其特征在于，所述高速緩存功率控制裝置將使用與所述處理器相關聯的靜態值以及動態值，計算所述能量得失平衡值。

6.如權利要求4所述的處理器，其特征在于，當所述估計的空閑持續時間大于所述能量得失平衡值時，所述高速緩存功率控制裝置將基于與在所述處理器上執行的工作負荷相關聯的服務質量(QoS)信息，防止所述第二級高速緩存被功率選通。

7.如權利要求1所述的處理器，其特征在于，當所述第二級高速緩存被功率選通時，所述第一級高速緩存將響應于所述第一級高速緩存中的未命中，向系統存儲器發出讀取請求。

8.如權利要求1所述的處理器，其特征在于，在所述第二級高速緩存被功率選通之前，存儲在所述第二級高速緩存中的至少一部分信息將被清空到所述多個區塊中的不同的區塊的不同的第二級高速緩存。

9.一種用于功率選通高速緩存存儲器的方法，包括：

確定多核處理器的核的估計的空閑持續時間，與專用高速緩存層次結構相關聯的所述核包括第一級高速緩存、中級高速緩存(MLC)以及末級高速緩存(LLC)；

確定得失平衡條件的時間值；

從所述專用高速緩存層次結構接收性能量度信息；

將所述性能量度信息與閾值進行比較；以及

當在與另一個專用高速緩存層次結構相關聯的所述多核處理器中的至少一個其他核仍保持活動狀態時所述估計的空閑持續時間大于所述時間值時，功率選通所述LLC。

10.如權利要求9所述的方法，進一步包括基于所述性能量度信息與所述閾值的所述比較，功率選通所述LLC。

11.如權利要求9所述的方法，其特征在于，所述性能量度信息包括所述MLC的未命中率，當所述未命中率小于所述閾值時，功率選通所述LLC。

12.如權利要求9所述的方法，進一步包括至少部分地基于從耦合到所述多核處理器的設備接收到的空閑持續時間報告，確定所述估計的空閑持續時間。

13.如權利要求9所述的方法，進一步包括確定第一工作負荷的所述時間值，并將所述時間值存儲在所述多核處理器的存儲器中。

14.如權利要求13所述的方法，進一步包括確定與第二工作負荷相關聯的得失平衡條件的第二時間值，并使用所述第二時間值來判斷是否在所述第二工作負荷在所述多核處理器上的執行過程中功率選通所述LLC。