[發明專利]半導體裝置以及其驅動方法

在審

• 申請號: 201380058087.1
• 申請日: 2013-10-15
• 公開（公告）號: CN104769842A
• 公開（公告）日: 2015-07-08
• 發明（設計）人: 青木健;池田隆之;黑川義元
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: H03K3/356
• 分類號: H03K3/356
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 葉曉勇;姜甜

技術領域

本發明涉及一種半導體裝置以及其驅動方法。尤其本發明涉及一種適當地停止供應電源電壓的半導體裝置以及其驅動方法。

另外，在本說明書中，半導體裝置是指包括半導體元件的裝置或包括半導體元件的電路。

背景技術

PLD（Programmable?Logic?Device：可編程邏輯器件）以及CPU（Central?Processing?Unit：中央處理器）等半導體裝置根據其用途具有各種各樣的結構。半導體裝置一般包括存儲裝置；PLD包括寄存器及配置存儲器，CPU包括寄存器及高速緩沖存儲器。

與主要使用DRAM的主存儲器相比，對這種存儲裝置要求高速地進行數據的寫入和讀出等工作。因此，在很多情況下，作為寄存器使用觸發器，作為配置存儲器及高速緩沖存儲器使用SRAM（Static?Random?Access?Memory：靜態隨機存取存儲器）。

SRAM雖然通過晶體管的微型化而實現工作的高速化，但具有如下問題：由于微型化而使泄漏電流明顯增加，導致耗電量增大的問題。因此，為了降低耗電量，已嘗試了如下方法：例如在沒有進行數據的輸入及輸出期間停止向半導體裝置供應電源電壓的方法。

但是，作為寄存器使用的觸發器以及作為高速緩沖存儲器使用的SRAM都為易失性存儲裝置。因此，在停止向半導體裝置供應電源電壓的情況下，在再次開始電源電壓的供應之后需要在寄存器及高速緩沖存儲器等易失性存儲裝置中恢復消失的數據。

鑒于上述點，開發了在易失性存儲裝置的周圍配置非易失性存儲裝置的半導體裝置。例如，專利文獻1公開了如下技術：在停止供應電源電壓之前將保持在觸發器等中的數據保存于鐵電存儲器中，在再次開始供應電源電壓之后將保存于鐵電存儲器中的數據恢復到觸發器等中的技術。

[參考文獻]

[專利文獻]

[專利文獻1]日本專利申請公開平10-078836號公報。

發明內容

本發明的一個方式的目的之一是提供一種新穎的半導體裝置以及其驅動方法。

具體而言，本發明的一個方式的目的之一是提供一種能夠降低耗電量的半導體裝置以及其驅動方法。本發明的一個方式的其他目的之一是提供一種能夠抑制由于停止及再次開始供應電源電壓而導致的動作延遲的半導體裝置以及其驅動方法。

在本發明的一個方式中，將對應于在持續供應電源電壓期間保持的數據的電位在停止供應電源電壓之前保存于與電容元件連接的節點中。并且，由于將該節點用作柵極的晶體管的溝道電阻變化，所以根據再次開始供應電源電壓載入數據。

本發明的一個方式是一種半導體裝置，包括：第一存儲電路部分；以及第二存儲電路部分。該第一存儲電路部分包括：保持第一電位和第二電位中的一個的第一節點；以及保持第一電位和第二電位中的另一個的第二節點。該第二存儲電路部分包括：第一晶體管，其中柵極電連接于被輸入第一控制信號的布線，源極和漏極中的一個電連接于第一節點，源極和漏極中的另一個電連接于第三節點；第一電容元件，其中一個電極電連接于第三節點，另一個電極電連接于被供應第二電位的布線；第二晶體管，其中柵極電連接于第三節點，源極和漏極中的一個電連接于被供應第二電位的布線；以及第三晶體管，其中柵極電連接于被輸入第二控制信號的布線，源極和漏極中的一個電連接于第二晶體管的源極和漏極中的另一個，源極和漏極中的另一個電連接于第二節點。第一晶體管包括具有氧化物半導體的半導體膜。

本發明的一個方式是一種半導體裝置，包括：第一存儲電路部分；以及第二存儲電路部分。該第一存儲電路部分包括：保持第一電位和第二電位中的一個的第一節點；以及保持第一電位和第二電位中的另一個的第二節點。該第二存儲電路部分包括：第一反相器電路，其中輸入端子電連接于第一節點；第一晶體管，其中柵極電連接于被輸入第一控制信號的布線，源極和漏極中的一個電連接于第一反相器電路的輸出端子，源極和漏極中的另一個電連接于第三節點；第一電容元件，其中一個電極電連接于第三節點，另一個電極電連接于被供應第二電位的布線；第二晶體管，其中柵極電連接于第三節點，源極和漏極中的一個電連接于被供應第二電位的布線；以及第三晶體管，其中柵極電連接于被輸入第二控制信號的布線，源極和漏極中的一個電連接于第二晶體管的源極和漏極中的另一個，源極和漏極中的另一個電連接于第一節點。第一晶體管包括具有氧化物半導體的半導體膜。