[發(fā)明專利]用于多頻帶串行器解串器I/O電路的自跟蹤方案

在審

• 申請?zhí)枺?/td>: 201380057582.0
• 申請日: 2013-10-22
• 公開（公告）號: CN104854569A
• 公開（公告）日: 2015-08-19
• 發(fā)明（設(shè)計）人: S·J·李;M·弗蘭克·常;Y·金
• 申請（專利權(quán)）人: 加利福尼亞大學(xué)董事會
• 主分類號: G06F13/00
• 分類號: G06F13/00;G06F13/38
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 顧麗波;陳源

相關(guān)申請的交叉引用

本申請是于2012年11月6日提交的美國臨時專利申請?zhí)枮?1/723,284的非臨時申請，在此通過引用將其全部內(nèi)容并入本文。

關(guān)于聯(lián)邦政府資助的研究或開發(fā)的聲明

不適用

計算機(jī)程序附件中提交的材料的引置條款

不適用

受版權(quán)保護(hù)的素材公告

本專利文獻(xiàn)中的部分素材受美國以及其他國家的版權(quán)法的版權(quán)保護(hù)。版權(quán)所有人對任何人所作出如出現(xiàn)在美國專利商標(biāo)局公開的可用文件和記錄中的本專利文獻(xiàn)或本專利公開內(nèi)容的傳真復(fù)制并無異議，但是在其他方面均保留所有版權(quán)。版權(quán)所有人并不因此放棄任何使該專利文獻(xiàn)保密的任何權(quán)利，包括但不限于基于37C.F.R.§1.14的權(quán)利。

技術(shù)領(lǐng)域

本發(fā)明一般涉及芯片到芯片的通信，更具體地，涉及一種自跟蹤串行器解串器。

背景技術(shù)

常規(guī)串行器解串器I/O基于復(fù)用和解復(fù)用數(shù)字通信。利用這種常規(guī)方案來增加通信帶寬則需要提高時鐘速率。

對于調(diào)制和解調(diào)來說在傳統(tǒng)的方案中試圖使用多頻帶來克服上述問題，這帶來其他問題。與芯片到芯片I/O一起使用的現(xiàn)有多頻串行器和解串器包括調(diào)制和解調(diào)，其比較復(fù)雜且依賴于諸如硅工藝、連接條件、電源質(zhì)量等外部因素。在傳統(tǒng)的系統(tǒng)中，需要復(fù)雜的方案(例如糾錯或基帶處理)來獲得具有低誤碼率的可靠的調(diào)制和解調(diào)。在調(diào)制和解調(diào)的時延在I/O連接中變得非常關(guān)鍵時，調(diào)制和解調(diào)中的傳統(tǒng)基帶處理(用于確保低的誤碼率(BER))變得不切實(shí)際。

在某些情況下使用基帶處理技術(shù)可以提供可靠的數(shù)據(jù)傳輸和接收，然而其產(chǎn)生與電路復(fù)雜度有關(guān)的高成本代價以及不必要的數(shù)據(jù)處理的長延時。雖然典型的多頻方法可適用于高吞吐量操作，但是在需要較短時延以執(zhí)行關(guān)鍵任務(wù)操作時不是很適合。

因此，對于芯片到芯片多頻通信電路來說存在具有較短時延并容易實(shí)現(xiàn)的需求。本發(fā)明滿足了這種需求，并克服了現(xiàn)有多頻芯片到芯片通信技術(shù)的缺陷。

發(fā)明內(nèi)容

描述了一種芯片到芯片的串行器和解串器，其利用基于在發(fā)送器(TX)上的跟蹤脈沖生成以及在接收器(RX)上的跟蹤脈沖重構(gòu)(restoration)的自跟蹤方法。待發(fā)送的數(shù)據(jù)與在TX上生成的跟蹤脈沖同步，并在TX中同時對傳輸?shù)臄?shù)據(jù)和跟蹤脈沖進(jìn)行調(diào)制。在相同的條件(包括硅工藝變化、功率噪聲、關(guān)鍵路徑延時等)下對使用本發(fā)明的芯片到芯片傳輸?shù)乃行盘栠M(jìn)行處理，從而消除/減小這些變量對串行器解串器的操作的影響。

使用該創(chuàng)造性的自跟蹤串行器解串器，不但提高了數(shù)據(jù)吞吐量，而且相應(yīng)地降低了數(shù)據(jù)傳輸時延，從而可以達(dá)到任意現(xiàn)有技術(shù)的性能極限。

將這些信號串行化、調(diào)制并通過短I/O連接從發(fā)送器(TX)發(fā)送給接收器(RX)。RX同樣在相同的條件下根據(jù)接收器的特性對所有的信號進(jìn)行解調(diào)。解調(diào)后在RX中重構(gòu)跟蹤脈沖。由于數(shù)據(jù)和跟蹤脈沖在TX中是同步的，所以用相同解調(diào)對所有信號進(jìn)行處理時，信號在RX中應(yīng)該也是同步的。跟蹤脈沖一旦被重構(gòu)，則自跟蹤方案可以以正確的定時對重構(gòu)數(shù)據(jù)進(jìn)行采樣。即使在不同的操作條件、使用不同的集成電路芯片或不同的處理技術(shù)的情況下，采樣定時也跟蹤外部因素。在模數(shù)轉(zhuǎn)換器(ADC)中對信號進(jìn)行采樣后，接著與系統(tǒng)總線同步，這也可以根據(jù)重構(gòu)的跟蹤脈沖的定時來處理。

實(shí)際中，重構(gòu)的跟蹤脈沖會經(jīng)歷劇烈的抖動。通過進(jìn)一步使用過采樣技術(shù)來構(gòu)建重構(gòu)的跟蹤脈沖，該實(shí)施方式提供了改進(jìn)的大抖動容限。

該創(chuàng)造性的自跟蹤串行器解串器顯著提高了芯片到芯片I/O電路的效益。可將該創(chuàng)造性的系統(tǒng)應(yīng)用于制造與未來硅工藝發(fā)展(例如，從28nm的節(jié)點(diǎn)到更小的14或20nm的節(jié)點(diǎn))兼容的裝置。

在本說明書接下來的部分中將公布本發(fā)明的詳細(xì)的方面，其中詳細(xì)的描述旨在對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行充分地公開而不作為限制。

附圖說明

通過參考以下附圖將更完整地理解本發(fā)明，這些附圖只用于說明性的目的：

圖1A和圖1B是根據(jù)本發(fā)明實(shí)施例的自跟蹤多頻帶串行器和解串器的框圖。

圖2是根據(jù)本發(fā)明的實(shí)施例的自跟蹤多頻帶串行器和解串器內(nèi)跟蹤脈沖生成和重構(gòu)的時序圖。

圖3是根據(jù)本發(fā)明的實(shí)施例的自跟蹤串行器解串器方法的流程圖。

具體實(shí)施方式