[發明專利]用于多層電路的互連結構

有效

• 申請號: 201380056770.1
• 申請日: 2013-01-18
• 公開（公告）號: CN104756189B
• 公開（公告）日: 2017-09-05
• 發明（設計）人: 沃倫·羅比內特
• 申請（專利權）人: 慧與發展有限責任合伙企業
• 主分類號: G11C5/02
• 分類號: G11C5/02
• 代理公司: 北京德琦知識產權代理有限公司11018
• 代理人: 康泉,宋志強

1.一種計算機可讀存儲器，包括：

電路層；

堆疊在所述電路層上以形成存儲器箱的多層存儲器，所述存儲器箱包括與所述電路層和四個側表面相配合的底表面；

設置在所述存儲器箱的第一側面上的第一開關交叉桿陣列；以及

將所述電路層連接至所述第一開關交叉桿陣列的多個通孔；

其中所述第一開關交叉桿陣列從所述多個通孔接收信號并將所述多層存儲器中的交叉桿選擇性地連接至所述電路層。

2.根據權利要求1所述的存儲器，進一步包括設置在所述存儲器箱的第二側面上的第二開關交叉桿陣列，其中所述第一開關交叉桿陣列和所述第二開關交叉桿陣列與所述電路層垂直，并且所述第一開關交叉桿陣列和所述第二開關交叉桿陣列中的開關直接連接至所述多層存儲器中的交叉桿。

3.根據權利要求2所述的存儲器，其中所述多層存儲器包括堆疊的交叉桿存儲器陣列，并且其中所述第一開關交叉桿陣列和所述第二開關交叉桿陣列是直接連接至所述多層存儲器中的交叉桿中的每一個的薄膜晶體管交叉桿陣列。

4.根據權利要求2所述的存儲器，其中所述第一開關交叉桿陣列選擇所述多層存儲器的層中的列交叉桿，并且所述第二開關交叉桿陣列選擇所述多層存儲器的所述層中的行交叉桿，其中所述列交叉桿和所述行交叉桿相交以對設置在所述列交叉桿和所述行交叉桿之間的存儲器元件進行尋址。

5.根據權利要求2所述的存儲器，其中所述多個通孔包括設置在所述多層存儲器的第三和第四側面上的層選擇通孔，所述層選擇通孔連接至所述多層存儲器的第一側面上的所述第一開關交叉桿陣列和設置在所述多層存儲器的第二側面上的所述第二開關交叉桿陣列。

6.根據權利要求1所述的存儲器，其中所述電路層包括互補金屬氧化物半導體CMOS層，所述CMOS層包括連接至晶體管交叉桿陣列的多個多路分配器。

7.根據權利要求6所述的存儲器，其中所述多路分配器和所述晶體管交叉桿陣列被所述多層存儲器覆蓋。

8.根據權利要求1所述的存儲器，其中4n²個通孔對所述多層存儲器中的n⁶個存儲器元件進行尋址。

9.根據權利要求1所述的存儲器，其中所述多層存儲器包括N個層、每層中的N個行、每層中的N個列以及每層中的N²個存儲器元件。

10.一種計算機可讀存儲器，包括：

互補金屬氧化物半導體CMOS層，包括：

連接至k條輸入線和n條輸出線的八個多路復用器單元；

四個CMOS晶體管交叉桿陣列，所述CMOS晶體管交叉桿陣列中的每一個通過2n條輸出線連接至兩個多路復用器單元，所述CMOS晶體管交叉桿陣列中的每一個連接至n²個通孔；

形成在所述CMOS晶體管交叉桿陣列上方的兩個訪問陣列，所述訪問陣列中的每一個通過2n²個通孔連接至所述CMOS晶體管交叉桿陣列中的兩個，所述兩個訪問陣列中的每一個連接至n⁴個交叉桿；以及

堆疊在所述CMOS層上并經由所述多路復用器單元、CMOS晶體管交叉桿陣列和訪問陣列連接至所述CMOS層的多層電阻性交叉桿存儲器，其中所述多層電阻性交叉桿存儲器中的每個交叉桿被所述訪問陣列中的一個連接并選中，使得所述多層電阻性交叉桿存儲器中的每個存儲器元件被唯一尋址。

11.根據權利要求10所述的存儲器，進一步包括在k條輸入線上輸入所述多路復用器單元中的每一個的k位二進制地址，所述k位二進制地址指示所述多路復用器單元中每一個的n條輸出線中的一條，其中每一對n條輸出線連接至所述四個CMOS晶體管交叉桿陣列中的一個，其中所述四個CMOS交叉桿陣列中的每一個選中n²個通孔中的一個，其中每一對選中的通孔連接至所述兩個訪問陣列中的一個，其中所述訪問陣列中的每一個選中n⁴個交叉桿中的一個，由此選中所述多層電阻性交叉桿存儲器內的存儲器元件。