[發明專利]用于收發器的靈活置亂器/解置亂器架構

有效

• 申請號: 201380055977.7
• 申請日: 2013-10-25
• 公開（公告）號: CN104756439B
• 公開（公告）日: 2019-08-16
• 發明（設計）人: 碩·B·金;特皮恩·R·高
• 申請（專利權）人: 德州儀器公司
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

1.一種收發器設備，其包括：

第一總線；

第二總線；以及

收發器，其以接口方式連接到所述第一總線和所述第二總線，且所述收發器包含：

多項式寄存器，其經配置以存儲用戶定義的多項式；

自同步置亂器，其經配置以使用所述用戶定義的多項式從DATAIN1信號產生經置亂DATAOUT1信號；以及

自同步解置亂器，其經配置以使用所述用戶定義的多項式從DATAIN2信號產生經解置亂DATAOUT2信號，

其中所述自同步置亂器和所述自同步解置亂器中的每一者包含：

數據寄存器，其經配置以分別接收所述DATAOUT1信號以及所述DATAOUT2信號；

多項式矩陣電路，其經配置以基于所述用戶定義的多項式而產生P矩陣；

數據矩陣電路，其經配置以基于所述用戶定義的多項式而產生D矩陣；

數據乘法器，其耦合到所述數據矩陣電路，且所述數據乘法器經耦合以分別接收DATAIN1和DATAIN2；

多項式乘法器，其耦合到所述多項式矩陣電路以及所述數據寄存器；以及異或電路，其耦合到所述數據乘法器和所述多項式乘法器。

2.根據權利要求1所述的收發器設備，其中所述多項式寄存器具有32個位。

3.一種使用具有靈活置亂器/解置亂器架構的收發器的方法，其包括：

從具有多個位的多項式寄存器檢索用戶定義的多項式；

至少部分地基于所述用戶定義的多項式而產生第一及第二矩陣；

將所述第一矩陣乘以第一數據集以產生第二數據集；

從數據寄存器檢索第三數據集；

將所述第三數據集乘以所述第二矩陣以產生第四數據集；

對所述第二與第四數據集進行“異或”運算以產生第五數據集；以及

輸出所述第五數據集，

其中所述方法進一步包括采用加載裝置將所述第五數據集加載到所述數據寄存器中以形成所述第三數據集。

4.根據權利要求3所述的使用具有靈活置亂器/解置亂器架構的收發器的方法，其中所述輸出步驟進一步包括經由總線輸出所述第五數據集。

5.根據權利要求3所述的使用具有靈活置亂器/解置亂器架構的收發器的方法，其中所述方法進一步包括將所述第一數據集加載到所述數據寄存器中以形成所述第三數據集。

6.一種收發器設備，其包括：

媒體接入控制MAC電路；

接口，其耦合到所述MAC電路；以及

物理收發器PHY，其具有：

多項式寄存器，其經配置以存儲用戶定義的多項式；

第一總線和第二總線，其耦合到所述接口；

自同步置亂器，其耦合到所述第一總線，且所述自同步置亂器經配置以使用所述用戶定義的多項式從DATAIN1信號產生經置亂DATAOUT1信號；

自同步解置亂器，其耦合到所述第二總線，且其經配置以使用所述用戶定義的多項式從DATAIN2信號產生經解置亂DATAOUT2信號；其中所述自同步置亂器和所述自同步解置亂器中的每一者包含：

數據寄存器，其經配置以分別從所述自同步置亂器接收所述DATAOUT1信號以及從所述第二總線接收所述DATAIN2信號；

多項式矩陣電路，其經配置以基于所述用戶定義的多項式而產生P矩陣；

數據矩陣電路，其經配置以基于所述用戶定義的多項式而產生D矩陣；

數據乘法器，其耦合到所述數據矩陣電路，且所述數據乘法器經耦合以分別從所述第一總線接收所述DATAIN1以及從所述第二總線接收所述DATAIN2；

多項式乘法器，其耦合到所述多項式矩陣電路以及所述數據寄存器；以及

異或電路，其耦合到所述數據乘法器和所述多項式乘法器。

7.根據權利要求6所述的收發器設備，其中所述設備進一步包括：

主機，其耦合到所述MAC電路；以及

通信媒體，其耦合到所述PHY。

8.根據權利要求6所述的收發器設備，其中所述多項式寄存器具有32個位。