[發明專利]用于對非易失性存儲器進行編程的動態位線偏壓

有效

• 申請號: 201380055527.8
• 申請日: 2013-10-21
• 公開（公告）號: CN105051824A
• 公開（公告）日: 2015-11-11
• 發明（設計）人: 迪潘舒·杜塔;大和田憲;東谷政昭;曼·L·木伊
• 申請（專利權）人: 桑迪士克技術有限公司
• 主分類號: G11C11/56
• 分類號: G11C11/56;G11C16/12;G11C7/12;G11C16/24
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 康建峰;李春暉

背景技術

本技術涉及非易失性存儲器。

在各種電子設備中使用半導體存儲器已變得日益流行。例如，在蜂窩電話、數字攝影機、個人數字助理、移動計算設備、非移動計算設備以及其他設備中使用非易失性半導體存儲器。電可擦除可編程只讀存儲器(EEPROM)和閃存存儲器都屬于最流行的非易失性半導體存儲器。與傳統的全功能EEPROM相比，使用閃存存儲器(也是一種類型的EEPROM)，可以在一個步驟中擦除整個存儲器陣列的內容或存儲器的一部分的內容。

傳統的EEPROM和閃存存儲器二者都利用了浮柵，該浮柵位于半導體基底中的溝道區之上并且與其絕緣。該浮柵位于源極區與漏極區之間。控制柵極設置在浮柵之上并且與其絕緣。由此形成的晶體管的閾值電壓(Vth)由浮柵上所保留的電荷量控制。亦即，在晶體管被接通以許可在它的源極與漏極之間進行傳導之前，必須施加給控制柵極的最小電壓量由浮柵上的電荷電平控制。

一些EEPROM和閃存存儲設備具有用于存儲兩種范圍的電荷的浮柵，因此存儲元件可以在兩種狀態例如擦除狀態和編程狀態之間被編程/擦除。這樣的閃存存儲設備有時被稱為二進制閃存存儲設備，這是因為每個存儲元件可以存儲一位數據。

通過識別多個有區別的容許/有效編程閾值電壓范圍來實現多狀態(也稱為多層)閃存存儲設備。每個有區別的閾值電壓范圍與編碼在存儲設備中的數據位的集合的預定值對應。例如，當每個存儲元件可以被放置在與四個有區別的閾值電壓范圍對應的四個離散的電荷帶中的一個電荷帶中時，該存儲元件可以存儲兩位數據。

特別地，當存儲設備縮小時，需要用于準確地對閾值電壓范圍進行編程的技術。

附圖說明

圖1是使用單行/列解碼器和讀/寫電路的非易失性存儲系統的框圖。

圖2A描繪了在圖1的存儲器陣列155中的NAND閃存存儲器單元的塊以及關聯的感測塊SB0、SB1和SB2。

圖2B描繪了圖2A的NAND串的橫截面圖。

圖3A是描繪了圖1的感測塊SB0的一個實施方式的框圖。

圖3B是描繪了作為對圖3A中描繪的四個數據鎖存器的集合的替選的三個數據鎖存器的集合的框圖。

圖3C是描繪了作為對圖3A中描繪的四個數據鎖存器的集合的替選的五個數據鎖存器的集合的框圖。

圖3D是描繪了作為對圖3A中描繪的四個數據鎖存器的集合的替選的兩個數據鎖存器的集合的框圖。

圖4A和圖4B描繪了具有快速編程模式和慢速編程模式的一遍編程操作。

圖5A至圖5C描繪了兩遍編程操作，其中在第二遍時使用快速編程模式和慢速編程模式。

圖6A至圖6D描繪了三遍編程操作，其中在第三遍時使用快速編程模式和慢速編程模式。

圖7A描繪了在使用快速編程模式和慢速編程模式的編程操作中由于圖7B中描繪的編程電壓和圖7C中描繪的位線電壓導致的存儲元件的Vth的進展，其中，在慢速編程模式期間使用單個位線電壓。

圖8A描繪了使用快速編程模式和慢速編程模式的編程操作，在慢速編程模式中根據對慢速編程模式中的編程脈沖的計數來使用位線電壓。

圖8B提供了有關圖8A的步驟812的示例細節，在步驟812中，在數據鎖存器中重用位組合以提供對慢速編程模式中的編程脈沖的附加計數。

圖8C描繪了下述編程操作，在該編程操作中隨著編程操作前進針對不同目標數據狀態進行驗證操作并且可以根據編程進度重用位組合。

圖9A描繪了在使用快速編程模式和慢速編程模式的編程操作中由于圖9B中描繪的編程電壓和圖9C中描繪的位線電壓導致的存儲元件的Vth的進展，其中，在慢速編程模式期間根據對慢速編程模式中的編程脈沖的計數來使用具有公共步長的不同位線電壓Vbl_s1、Vbl_s2和Vbl_s3。

圖9D描繪了在圖9C的慢速編程模式中使用的位線電壓根據Vpg步長的變化。

圖10A描繪了可以在慢速編程模式中使用的位線電壓，其中在兩個編程脈沖期間使用相同位線電壓Vbl_s1，在此之后，在隨后編程脈沖期間使用更高位線電壓Vbl_s2。

圖10B描繪了可以在慢速編程模式中使用的位線電壓，其中在慢速編程模式期間使用具有逐步更小的步長的不同位線電壓Vbl_s2和Vbl_s3。