[發明專利]碳化硅半導體器件及其制造方法

在審

• 申請號: 201380054439.6
• 申請日: 2013-10-21
• 公開（公告）號: CN104737297A
• 公開（公告）日: 2015-06-24
• 發明（設計）人: 日吉透;和田圭司;增田健良
• 申請（專利權）人: 住友電氣工業株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L29/12
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

技術領域

本發明涉及碳化硅半導體器件和制造碳化硅半導體器件的方法。

背景技術

為了增大垂直型半導體器件的擊穿電壓，可使用終端結構緩和電場。作為這種終端結構，已知的是JTE(結終端擴展)、FLR(場限制環)(也被稱為“保護環”)等。例如，根據Material?Science?Forum(《材料科學論壇》)，第717-720(2012)卷、第1097-1100頁、Shiro?Hino等人的“SiC-MOSFET?structure?enabling?fast?turn-on?and-off?switching(使能快速導通和截止切換的SiC-MOSFET結構)”(非專利文獻1)，在n溝道雙注入MOSFET(金屬氧化物半導體場效應晶體管)中，在碳化硅襯底中設置外周p阱。外周p阱被場氧化物膜(絕緣膜)覆蓋。

引用列表

非專利文獻

NPD1：Shiro?Hino等人的“SiC-MOSFET?structure?enabling?fast?turn-on?and-off?switching”(使能快速導通和截止切換的SiC-MOSFET結構)，Material?Science?Forum(《材料科學論壇》)，第717-720(2012)卷、第1097-1100頁。

發明內容

技術問題

如上所述，在終端結構中，在碳化硅襯底和絕緣膜之間形成界面。因為電流更有可能沿著界面流動，所以碳化硅半導體器件的泄漏電流變大。因此，出現能夠在終端結構中減小此泄漏電流的要求。

提出本發明以解決上述問題，并且本發明的目的是提供能夠抑制泄漏電流的碳化硅半導體器件以及制造此碳化硅半導體器件的方法。問題的解決方案

根據本發明的一個方面的碳化硅半導體器件具有元件部和終端部，所述元件部設置有半導體元件，所述終端部圍繞所述元件部。所述碳化硅半導體器件包括碳化硅襯底、柵極絕緣膜、柵電極、第一主電極、第二主電極和側壁絕緣膜。碳化硅襯底由具有六方單晶結構的碳化硅制成。所述碳化硅襯底具有第一主表面和與所述第一主表面相反的第二主表面。所述第一主表面具有平坦表面和側壁表面，所述平坦表面位于所述元件部中，所述側壁表面位于所述終端部中，所述側壁表面圍繞所述平坦表面，所述側壁表面相對于所述平坦表面傾斜以接近所述第二主表面。所述碳化硅襯底包括第一雜質區、第二雜質區和第三雜質區，所述第一雜質區具有第一導電類型，所述第二雜質區設置在所述第一雜質區上并且具有第二導電類型，所述第三雜質區設置在所述第二雜質區上并且通過所述第二雜質區與所述第一雜質區分離。所述第一至第三雜質區中的每一個具有位于所述平坦表面上的部分。所述柵極絕緣膜在所述第一主表面的所述平坦表面上將所述第一和第三雜質區彼此連接。所述柵電極設置在所述柵極絕緣膜上。所述第一主電極在所述第一主表面的所述平坦表面上與所述第三雜質區接觸。所述第二主電極設置在所述第二主表面上。所述側壁絕緣膜覆蓋所述第一主表面的所述側壁表面。所述側壁表面相對于{000-1}面傾斜不小于50°且不大于80°。

按照根據上述一個方面的碳化硅半導體器件，設置在終端部中的側壁表面相對于{000-1}面傾斜不小于50°且不大于80°。因此，在終端部中，能夠使碳化硅襯底的側壁表面和側壁絕緣膜之間的界面中的界面態密度低。這樣抑制了因存在界面態而導致產生電流。因此，能夠抑制碳化硅半導體器件的泄漏電流。

優選地，所述碳化硅襯底的所述第一主表面的所述側壁表面包括具有{0-33-8}的面取向的第一面。更優選地，所述碳化硅襯底的所述第一主表面的所述側壁表面微觀地包括所述第一面，并且所述側壁表面微觀地進一步包括具有{0-11-1}的面取向的第二面。更優選地，所述碳化硅襯底的所述第一主表面的所述側壁表面的所述第一和第二面形成具有{0-11-2}的面取向的組合面。因此，能夠更有把握地抑制碳化硅半導體器件的泄漏電流。