[發明專利]高性能互連物理層

有效

• 申請號: 201380049066.3
• 申請日: 2013-03-15
• 公開（公告）號: CN104737147B
• 公開（公告）日: 2018-11-06
• 發明（設計）人: V·伊耶;D·S·于;S·V·伊耶
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/14
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

產生一組訓練序列，每一個訓練序列包括相應的訓練序列頭部，且訓練序列頭部在該組訓練序列上是DC平衡的。該組訓練序列可與電氣有序集組合以形成超序列，用于在如下任務中使用：例如鏈路適應、鏈路狀態轉變、字節鎖定、抗扭斜、以及其它任務。

技術領域

本公開通常涉及計算機開發的領域，且更具體地涉及牽涉相互依賴的約束系統的協調的軟件開發。

背景技術

在半導體處理和邏輯設計中的進步允許可存在于集成電路設備上的邏輯的數量的增加。作為必然結果，計算機系統配置從系統中的單個或多個集成電路發展到存在于單獨集成電路上的多個核心、多個硬件線程、以及多個邏輯處理器，以及集成在這樣的處理器中的其它接口。處理器或集成電路一般包括單個物理處理器管芯，其中處理器管芯可包括任何數量的核心、硬件線程、邏輯處理器、接口、存儲器、控制器中心等。

作為具有更大的能力來在較小封裝中安置較大處理能力的結果，較小的計算設備在普及性上提高了。智能電話、平板計算機、超薄筆記本計算機、以及其它用戶設備指數地增長。然而，這些較小的設備依賴于數據存儲和超過形狀因子的復雜處理的服務器。因此，在高性能計算市場(即，服務器空間)中的需求也增加了。例如，在現代服務器中，一般不僅有具有多個核心的單個處理器，而且有多個物理處理器(也被稱為多個插槽)以增加計算能力。但當處理能力連同計算系統中的設備的數量一起增長時，在插槽和其它設備之間的通信變得更關鍵。

事實上，互連從主要處理電通信的多個傳統多點分支總線增長到便于快速通信的充分發展的互連架構。不幸的是，隨著對未來的處理器以甚至更高的速率消耗的要求，產生對現有的互連架構的能力的對應的要求。

附圖說明

圖1示出根據一個實施例的包括串聯點對點互連以連接在計算機系統中的I/O設備的系統的簡化方框圖。

圖2示出根據一個實施例的分層協議棧的簡化方框圖。

圖3示出事務描述符的實施例。

圖4示出串聯點對點鏈接的實施例。

圖5示出潛在的高性能互連(HPI)系統配置的實施例。

圖6示出與HPI相關聯的分層協議棧的實施例。

圖7示出示例狀態機的表示。

圖8示出示例控制超序列。

圖9示出表示示例性進入部分寬度傳輸狀態的流程圖。

圖10示出示例訓練序列。

圖11示出包括多核處理器的計算系統的方框圖的實施例。

圖12示出包括多核處理器的計算系統的方框圖的另一實施例。

圖13示出處理器的方框圖的實施例。

圖14示出包括處理器的計算系統的方框圖的另一實施例。

圖15示出包括多個處理器插槽的計算系統的塊的實施例。

圖16示出計算系統的方框圖的另一實施例。

在各種附圖中的相似的參考數字和標記指示相似的元件。

具體實施方式