[發明專利]用于管理具有不同高速緩存能力的跨頁指令的方法和設備

有效

• 申請號: 201380047990.8
• 申請日: 2013-09-26
• 公開（公告）號: CN104662520B
• 公開（公告）日: 2018-05-29
• 發明（設計）人: 萊斯利·馬克·德布魯因;詹姆斯·諾里斯·迪芬德爾費爾;邁克爾·斯科特·麥基爾文;布萊恩·邁克爾·斯坦普爾
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F12/0844
• 分類號: G06F12/0844;G06F9/38;G06F12/1045
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

具有可高速緩存的第一部分(474)、來自不可高速緩存的頁且跨越高速緩沖存儲器行的第二部分(475，476)的指令高速緩沖存儲器行(457)中的指令被阻止從指令高速緩沖存儲器(448)執行。與所述不可高速緩存第二部分相關聯的屬性(449)是與所述高速緩沖存儲器行中的指令的其余部分的屬性(470)分開地進行跟蹤。如果到達跨頁指令用于執行，那么清洗所述跨頁指令和跟隨的指令且針對至少所述第二部分對存儲器做出不可高速緩存請求。一旦接收到所述第二部分，便從保存在先前獲取群組中的所述第一部分重構整個跨頁指令。以用于未經高速緩沖存儲的所獲取指令的恰當屬性返回所述跨頁指令或其部分且可在不高速緩沖存儲的情況下執行所述經重構指令。

相關申請案的交叉參考

2012年6月28日申請的標題為“用于跟蹤指令高速緩沖存儲器中的額外數據許可的方法和設備”的第13/535,398號美國申請案是相關申請案且全文并入本文。

技術領域

本發明大體上涉及用以改善處理具有多種長度的指令的處理器中的效率的技術，并且更確切地說，涉及用于識別跨越可高速緩存與不可高速緩存存儲器之間的邊界的指令且允許此整個指令與其它可高速緩存指令一起存儲在高速緩沖存儲器行中的有利技術。

背景技術

許多處理器經設計以執行不同長度的指令，例如8位、16位、32位和64位指令。用于此處理器的程序可含有從可變長度指令集架構中選出的這些不同長度指令的組合。處理器還可具有帶有多層級高速緩沖存儲器的階層式存儲器配置，且可包含例如指令高速緩沖存儲器、數據高速緩沖存儲器和系統存儲器。指令高速緩沖存儲器可經配置以在高速緩沖存儲器行中一起存儲和存取多個指令。在支持16位和32位指令的處理器架構中，32位指令可在高速緩沖存儲器行中未對準地存儲。使用16位半字尋址，其前16位半字存儲在奇數16位半字地址中的32位指令被視為未對準。舉例來說，256位高速緩沖存儲器行可存儲八個32位指令或十六個16位指令或16位和32位指令兩者的組合。具有16位和32位指令的混合的高速緩沖存儲器行可具有在兩個高速緩沖存儲器行之間跨越的最后32位指令。

并且，可使用虛擬存儲器系統，其將存儲器分割為頁，例如4千字節(4k字節)頁。在此系統中，在兩個高速緩沖存儲器行之間跨越的高速緩沖存儲器行中的最后32位指令還可能跨越頁邊界。每一頁可被指派不同屬性，其可包含(例如)存儲在所述頁上的信息是否可高速緩存或不可高速緩存。因此，在具有不同長度的混合指令格式的高速緩沖存儲器行中，跨越高速緩沖存儲器行且跨越頁邊界分裂的指令可經受沖突的頁屬性。舉例來說，除高速緩沖存儲器行中的最后指令外的所有指令可來自具有可高速緩存的屬性的第一示范性頁，而跨越高速緩沖存儲器行和頁邊界分裂的最后指令可具有指示第一部分可高速緩存而第二部分不可高速緩存的屬性。在不影響與分裂最后指令的邊界一起識別的高速緩沖存儲器行中的大部分指令的性能的情況下，此類沖突可能難以解決。

發明內容

在本發明的幾個方面當中，本發明的實施例認識到通過在與分裂最后指令的頁邊界一起識別的高速緩沖存儲器行中存儲可高速緩存指令可改善性能。本發明的一實施例認識到存在對管理具有不同高速緩存能力的跨頁指令的方法的需要。設定用于指令的終止部分的指示，所述指令是從不可高速緩存指令的第一頁獲取且以從具有可高速緩存指令的高速緩沖存儲器行中的可高速緩存指令的第二頁獲取的所述指令的開始部分建立，其中所述指令跨越高速緩沖存儲器行邊界。當在所述所建立高速緩沖存儲器行上命中時檢測獲取管線中的所述指示以將不可高速緩存旗標設定為指示所述指令無法從所述指令高速緩沖存儲器執行，其中所述指令經接收但基于所述不可高速緩存旗標而不從所述高速緩沖存儲器執行。響應于所述不可高速緩存旗標繞過所述高速緩沖存儲器從存儲器重獲取至少所述指令的所述終止部分以與所述指令的所述開始部分組合，其中所述指令經重構用于執行。