[發(fā)明專利]針對非易失性存儲器的寫入數(shù)據(jù)保存

無效

• 申請?zhí)枺?/td>: 201380046359.6
• 申請日: 2013-06-07
• 公開（公告）號: CN104704567A
• 公開（公告）日: 2015-06-10
• 發(fā)明（設(shè)計）人: 堺學(xué);三輪達;郭天健
• 申請（專利權(quán)）人: 桑迪士克技術(shù)有限公司
• 主分類號: G11C11/56
• 分類號: G11C11/56
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 康建峰;陳煒

1.一種用于操作非易失性存儲器的方法，包括：

將多個第一位存入對應(yīng)的多個第一鎖存器(1102)；

將多個第二位存入對應(yīng)的多個第二鎖存器(1102)；

將所述多個第一位和所述多個第二位編程到多個非易失性存儲元件中，所述非易失性存儲元件中的每個非易失性存儲元件要用所述多個第一位中的一個第一位和所述多個第二位中的一個第二位來編程(1106)；

在對所述非易失性存儲元件編程時，將所述多個第二鎖存器和多個第三鎖存器用于驗證狀態(tài)(1108)；

在將所述多個第二鎖存器和所述多個第三鎖存器用于驗證狀態(tài)的情況下，將所述多個第二位保存在所述多個第二鎖存器與所述多個第三鎖存器的組合中(1110)；以及

響應(yīng)于所述編程期間的編程差錯來恢復(fù)所述多個第二位，所述恢復(fù)基于至少所述多個第二鎖存器中的數(shù)據(jù)(1112)。

2.根據(jù)權(quán)利要求1所述的方法，其中，將所述多個第二位保存在所述多個第二鎖存器與所述多個第三鎖存器的組合中包括：

在所述編程期間轉(zhuǎn)換所述多個第二鎖存器和所述多個第三鎖存器中的數(shù)據(jù)，以將所述多個第二位保存在所述多個第二鎖存器與所述多個第三鎖存器的組合中。

3.根據(jù)權(quán)利要求1或2所述的方法，其中，響應(yīng)于編程差錯來恢復(fù)所述多個第二位包括：

對所述多個第二鎖存器和所述多個第三鎖存器中的數(shù)據(jù)進行邏輯操作。

4.根據(jù)權(quán)利要求1至3所述的方法，還包括：

在檢測所述編程差錯之前通過對所述多個第三鎖存器中的數(shù)據(jù)進行邏輯操作來將所述多個第二位再存儲到所述多個第二鎖存器。

5.根據(jù)權(quán)利要求4所述的方法，其中，響應(yīng)于編程差錯來恢復(fù)所述多個第二位包括：

從所述多個第二鎖存器讀取數(shù)據(jù)。

6.根據(jù)權(quán)利要求1所述的方法，其中，響應(yīng)于所述編程期間的編程差錯來恢復(fù)所述多個第二位包括：

基于在將所述多個第二位保存在所述多個第二鎖存器與所述多個第三鎖存器的組合中時是否出現(xiàn)編程差錯，確定是基于對所述多個第二鎖存器和所述多個第三鎖存器中的數(shù)據(jù)進行的邏輯操作來恢復(fù)所述多個第二位，還是通過直接從所述多個第二鎖存器讀取數(shù)據(jù)來恢復(fù)所述多個第二位。

7.根據(jù)權(quán)利要求1至6中任一項所述的方法，還包括：

釋放所述多個第一鎖存器，在將所述多個第二位保存在所述多個第二鎖存器與所述多個第三鎖存器的組合中時，所述第一鎖存器空閑。

8.根據(jù)權(quán)利要求1所述的方法，其中，所述多個第一位是下頁數(shù)據(jù)，所述多個第二位是上頁數(shù)據(jù)。

9.一種非易失性存儲設(shè)備，包括：

多個非易失性存儲元件(100，102，104，106)；

多個鎖存器組(394，395，396，397)，每個所述鎖存器組與所述非易失性存儲元件中的一個非易失性存儲元件相關(guān)聯(lián)，與每個非易失性存儲元件相關(guān)聯(lián)的鎖存器組包括第一鎖存器(DL1)、第二鎖存器(DL2)以及第三鎖存器(DL3)；

一個或更多個管理電路(220，230，242，240，244)，與所述多個非易失性存儲元件和所述多個鎖存器組連通，所述一個或更多個管理電路將多個第一位存入所述第一鎖存器中相應(yīng)的第一鎖存器，所述一個或更多個管理電路將多個第二位存入所述第二鎖存器中相應(yīng)的第二鎖存器，所述一個或更多個管理電路將所述多個第一位和所述多個第二位編程到所述多個非易失性存儲元件中，所述非易失性存儲元件中的每個非易失性存儲元件要用所述多個第一位中的一個第一位和所述多個第二位中的一個第二位來編程，所述一個或更多個管理電路在對所述非易失性存儲元件編程時將驗證狀態(tài)存儲在所述多個第二鎖存器和多個所述第三鎖存器中，所述一個或更多個管理電路在將所述多個第二鎖存器和所述多個第三鎖存器用于驗證狀態(tài)的情況下，將所述多個第二位保存在所述多個第二鎖存器與所述多個第三鎖存器的組合中，所述一個或更多個管理電路基于至少所述多個第二鎖存器中的數(shù)據(jù)，響應(yīng)于所述編程期間的編程差錯來恢復(fù)所述多個第二位。

10.根據(jù)權(quán)利要求9所述的非易失性存儲設(shè)備，其中，所述一個或更多個管理電路在編程期間轉(zhuǎn)換所述多個第二鎖存器和所述多個第三鎖存器中的數(shù)據(jù)，以將所述多個第二位保存在所述多個第二鎖存器與所述多個第三鎖存器的組合中。