[發明專利]用于減小流水線型ADC的面積和功率的電路和方法在審
| 申請號: | 201380045170.5 | 申請日: | 2013-09-03 |
| 公開(公告)號: | CN104685790A | 公開(公告)日: | 2015-06-03 |
| 發明(設計)人: | G·S·南迪;R·庫拉納 | 申請(專利權)人: | 德克薩斯儀器股份有限公司 |
| 主分類號: | H03M1/12 | 分類號: | H03M1/12 |
| 代理公司: | 北京紀凱知識產權代理有限公司 11245 | 代理人: | 趙蓉民 |
| 地址: | 美國德*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 減小 流水 線型 adc 面積 功率 電路 方法 | ||
技術領域
本發明總體上涉及增加流水線型(pipeline)ADC(模數轉換器)的線性度的改進,更具體地,涉及大幅度減少“下一級比較器”的數量以及流水線型ADC的集成電路芯片面積和功率耗散的量的改進。
背景技術
流水線型ADC包括一系列流水線型ADC級。圖1示出了單個的常規流水線型ADC級1,其中由導線7將模擬輸入信號VIN施加至子ADC?8的輸入端并且施加至余量(residue)放大器11的(+)輸入端。子ADC?8通常通過閃速ADC(flash?ADC)來實現。子ADC?8的數字輸出被施加至常規乘法器DAC(MDAC)9的輸入端,常規乘法器DAC(MDAC)9的輸出被施加至余量放大器11的(-)輸入端,該余量放大器產生導線12上的余量電壓VRES。圖2中示出了流水線型ADC級1的余量曲線圖。(閃速ADC通常包括一串串聯連接的相等的電阻器作為一對基準電壓之間的分壓器,以生成對應的電阻器之間的各個電路節點或抽頭點上的單獨基準電壓。可以將每個單獨的基準電壓連接至對應比較器的(+)輸入端,并且可以將每一個比較器的(-)輸入端連接至模擬輸入電壓。這些比較器輸出提供了該模擬輸入電壓的數字表示。)
在常規流水線型ADC的運行中只有放大階段,其被稱為保持階段,因為它是通過采樣/保持電路實現的,其中VIN在采樣階段中被采樣并且在保持階段中被放大。進行采樣和放大所需要的準確度取決于流水線型ADC的分辨率。
在已知的流水線型ADC中所生成的各種誤差導致了其非線性運行。一種誤差源是各個級的閃速比較器的隨機輸入失調(offset)電壓。另一種誤差源是各個級的余量放大器的隨機輸入參考的輸入失調電壓。再另一種誤差是由于閃速ADC的串聯連接的電阻器中的變化。
圖1的子ADC?8通常生成m位子ADC編碼,如果有需要則加上冗余位,以允許對以上誤差中的某些進行校正。用于消除以上誤差源在流水線型ADC的線性上的效應的一種已知技術被稱為在各個流水線型ADC級中提供“冗余”。該冗余是通過提供分別具有多于待各個級分辨的位數的數量的位的多個子ADC來實現的。例如,向在除了第一級之外的每一個流水線型ADC級中的子ADC添加一個或多個冗余位引入了冗余,并且該冗余對校正在之前的級中所產生的子ADC誤差是有效的。例如,如果要求流水線型ADC的級的子ADC分辨3位,那么通過在下一個流水線型ADC級中的子ADC中提供附加一個分辨率位來提供第四個位而引入冗余。冗余為余量放大器輸出電壓的擺動提供了附加的范圍,并且該附加范圍被用于對之前的級中所產生的誤差進行校正。然而,該冗余位不被用作由該子ADC所產生的子ADC編碼的一部分。(在理想電路中,該子ADC沒有任何誤差,所以不需要冗余位。)
分辨n個有效位的理想流水線型ADC級具有n位子-ADC,并且因此在子ADC中具有2n個比較器。該級的余量放大器的增益同樣需要是2n。然而,在1位冗余的存在下,該子ADC分辨率必須增加至(n+1)位,并且因此比較器的數量必須增加至2n+1。余量放大器增益仍然保持等于2n。換言之,相比于子-ADC的分辨率,余量放大器的增益以因數1/2被減小。由于余量放大器的增益被減小了一半,那么其輸出電壓VRES將具有跨越±Vref/2的動態范圍,而不是其中子ADC比較器中沒有誤差的理想情況下的±Vref。-Vref與-Vref/2以及+Vref/2與+Vref之間的額外動態范圍對應為用于對流水線型ADC級的這些子ADC比較器中的多個誤差進行校正的實際“冗余”。綜上所述,相比于理想的流水線型ADC級,具有冗余的流水線型ADC級在子ADC中需要加倍比較器的數量。
沒有來自子ADC的誤差的理想流水線型ADC級需要具有零輸入參考失調的理想比較器。由于這在實踐中是不可實現的,因此如以上所述,在常規的流水線型ADC級中增加了冗余。冗余使得子ADC的設計是可行的,但是比較器輸入失調規格仍然足夠“嚴格”從而使得有必要(necessitate)在這些比較器中的每一個中使用前置放大級,以便在將比較器輸入信號傳遞給作出比較器判定的鎖存(latch)之前對其進行放大。每一個比較器中的前置放大級需要非期望的大量額外芯片面積和功率耗散。這種限制對于具有高于10位的分辨率的ADC來說尤其大。
在流水線型ADC級中使用冗余位的缺點是必須加倍在該流水線型ADC級中的閃速ADC比較器的數量。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于德克薩斯儀器股份有限公司;,未經德克薩斯儀器股份有限公司;許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201380045170.5/2.html,轉載請聲明來源鉆瓜專利網。





