[發明專利]具有速率控制的異步模數轉換器

有效

• 申請號: 201380044972.4
• 申請日: 2013-08-30
• 公開（公告）號: CN104584438B
• 公開（公告）日: 2018-06-05
• 發明（設計）人: V·戈皮納坦;U·達斯古普塔;G·迪亞加拉占
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

1.一種異步模數轉換器，其包括：

比較電路，其被配置為接收模擬信號，其中所述比較電路進一步包括多個比較器；

基準電路，其被耦合到所述比較電路并且被配置為將多個基準信號提供給所述比較電路；

轉換電路，其被耦合到所述比較電路并且被配置為檢測所述比較電路的輸出的變化；

時間數字轉換器即TDC，其被耦合到所述比較電路；

定時器，其被耦合到所述比較電路；

速率控制電路，其被耦合到所述轉換電路；以及

輸出電路，其被耦合到所述速率控制電路以及所述TDC，其中所述輸出電路被配置為輸出所述模擬信號的同步數字表現形式和所述模擬信號的異步數字表現形式中的至少一個。

2.根據權利要求1所述的異步模數轉換器，其中每個比較器被耦合到所述定時器和所述基準電路，并且其中每個比較器被配置為接收所述模擬信號。

3.根據權利要求2所述的異步模數轉換器，其中所述定時器被配置為促使所述比較電路在預定時段之后對所述模擬信號重新采樣。

4.根據權利要求3所述的異步模數轉換器，其中所述TDC被配置為生成所述輸出電路的時間戳。

5.根據權利要求4所述的異步模數轉換器，其中所述轉換電路進一步包括多個轉換邏輯電路，其中每個轉換邏輯電路被耦合在至少一個所述比較器與所述速率控制電路之間。

6.根據權利要求5所述的異步模數轉換器，其中所述基準電路進一步包括：

基準邏輯電路；以及

基準發生器，其被耦合在所述基準邏輯電路與所述比較電路之間。

7.根據權利要求6所述的異步模數轉換器，其中所述基準發生器進一步包括多個數模轉換器即DAC，其中每個DAC被耦合在所述基準邏輯電路與至少一個所述比較器之間。

8.一種異步模數轉換器，其包括：

比較電路，其具有：

第一比較器，其被配置為接收模擬信號；以及

第二比較器，其被配置為接收模擬信號；

基準電路，其被耦合到所述比較電路并且其被配置為將第一基準信號提供給所述第一比較器并且將第二基準信號提供給所述第二比較器；

轉換電路，其被耦合到所述比較電路并且其被配置為檢測所述比較電路的輸出的變化；

時間數字轉換器即TDC，其被耦合到所述比較電路；

定時器，其被耦合到所述比較電路；

速率控制電路，其被耦合到所述轉換電路；以及

輸出電路，其被耦合到所述速率控制電路和所述TDC，其中所述輸出電路被配置為輸出所述模擬信號的同步數字表現形式和所述模擬信號的異步數字表現形式中的至少一個。

9.根據權利要求8所述的異步模數轉換器，其中所述定時器被配置為促使所述第一和第二比較器在預定時段后對所述模擬信號重新采樣。

10.根據權利要求8所述的異步模數轉換器，其中所述TDC被配置為生成所述輸出電路的時間戳。

11.根據權利要求10所述的異步模數轉換器，其中所述轉換電路進一步包括：

第一轉換邏輯電路，其被耦合在所述第一比較器與所述速率控制電路之間；以及；

第二轉換邏輯電路，其被耦合在所述第二比較器與所述速率控制電路之間。

12.根據權利要求11所述的異步模數轉換器，其中所述第一和第二轉換邏輯電路中的每一個進一步包括寄存器。

13.根據權利要求12所述的異步模數轉換器，其中所述基準電路進一步包括：

基準邏輯電路；以及

基準發生器，其被耦合在所述基準邏輯電路與所述比較電路之間。