[發(fā)明專利]具有適配基準(zhǔn)控制的異步模數(shù)轉(zhuǎn)換器

有效

• 申請?zhí)枺?/td>: 201380044938.7
• 申請日: 2013-08-30
• 公開（公告）號: CN104584437B
• 公開（公告）日: 2018-06-12
• 發(fā)明（設(shè)計）人: U·達(dá)斯古普塔;G·迪亞加拉占;V·戈皮納坦
• 申請（專利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司 11245
• 代理人: 趙蓉民

1.一種模數(shù)轉(zhuǎn)換方法，其包括：

接收模擬信號；

將所述模擬信號與第一和第二基準(zhǔn)信號進(jìn)行比較以生成第一比較結(jié)果；

寄存所述第一比較結(jié)果和對應(yīng)于所述第一比較結(jié)果的第一時間戳；

根據(jù)所述第一比較結(jié)果生成數(shù)字信號的第一部分；

調(diào)整所述第一和第二基準(zhǔn)信號中的至少一個；

如果所述模擬信號在預(yù)定間隔內(nèi)達(dá)到所述第一和第二基準(zhǔn)信號中已調(diào)整的一個信號，則生成第二比較結(jié)果；

根據(jù)所述第二比較結(jié)果生成所述數(shù)字信號的第二部分，

其中所述第二基準(zhǔn)信號大于所述第一基準(zhǔn)信號，并且其中所述方法進(jìn)一步包括：

如果所述模擬信號變得大于所述第二基準(zhǔn)信號，則生成反映所述模擬信號已經(jīng)變得大于所述第二基準(zhǔn)信號的第三比較結(jié)果；

寄存所述第三比較結(jié)果和對應(yīng)于所述第三比較結(jié)果的第三時間戳；

根據(jù)所述第三比較結(jié)果生成數(shù)字信號的第三部分；以及

生成大于所述第二基準(zhǔn)信號的第三基準(zhǔn)信號，

其中所述方法進(jìn)一步包括：

如果所述模擬信號變得小于所述第一基準(zhǔn)信號，則生成反映所述模擬信號已經(jīng)變得小于所述第一基準(zhǔn)信號的第四比較結(jié)果；

寄存所述第四比較結(jié)果和對應(yīng)于所述第四比較結(jié)果的第四時間戳；

根據(jù)所述第四比較結(jié)果生成數(shù)字信號的第四部分；以及

生成小于所述第一基準(zhǔn)信號的第四基準(zhǔn)信號，

其中所述調(diào)整步驟進(jìn)一步包括增加所述第一基準(zhǔn)信號，

其中以所述第一和第二基準(zhǔn)信號之間的初始差除以所述預(yù)定間隔減去消隱時段的長度的速率來增加所述第一基準(zhǔn)信號。

2.根據(jù)權(quán)利要求1所述的方法，其中所述調(diào)整步驟進(jìn)一步包括減少所述第二基準(zhǔn)信號。

3.根據(jù)權(quán)利要求2所述的方法，其中以所述第一和第二基準(zhǔn)信號之間的初始差的二分之一除以所述預(yù)定間隔減去消隱時段的長度的速率來調(diào)整所述第一和第二基準(zhǔn)信號中的每一個。

4.根據(jù)權(quán)利要求1所述的方法，其中所述調(diào)整步驟進(jìn)一步包括增加比所述第一基準(zhǔn)信號少一個最低有效位即LSB的第三基準(zhǔn)信號。

5.一種模數(shù)轉(zhuǎn)換裝置，其包括：

比較電路，其被配置為接收模擬信號；

基準(zhǔn)電路，其具有：

基準(zhǔn)發(fā)生器，其被耦合到所述比較電路以便將多個基準(zhǔn)信號提供給所述比較電路；和

基準(zhǔn)邏輯電路，其被耦合到所述基準(zhǔn)發(fā)生器，其中所述基準(zhǔn)邏輯電路被配置為動態(tài)地調(diào)整所述多個基準(zhǔn)信號中的至少一個信號；

轉(zhuǎn)換電路，其被耦合到所述比較電路并且被配置為檢測所述比較電路的輸出的變化；

時間數(shù)字轉(zhuǎn)換器即TDC，其被耦合到所述比較電路；

定時器，其被耦合到所述比較電路；以及

輸出電路，其被耦合到所述轉(zhuǎn)換電路以及所述TDC，其中所述輸出電路被配置為輸出所述模擬信號的同步數(shù)字表現(xiàn)形式和所述模擬信號的異步數(shù)字表現(xiàn)形式中的至少一個。

6.根據(jù)權(quán)利要求5所述的模數(shù)轉(zhuǎn)換裝置，其中所述比較電路進(jìn)一步包括多個比較器，其中每個比較器被耦合到所述定時器和所述基準(zhǔn)電路，并且其中每個比較器被配置為接收所述模擬信號。

7.根據(jù)權(quán)利要求6所述的模數(shù)轉(zhuǎn)換裝置，其中所述定時器被配置為促使所述比較電路在預(yù)定時段之后對所述模擬信號重新采樣。

8.根據(jù)權(quán)利要求7所述的模數(shù)轉(zhuǎn)換裝置，其中所述TDC被配置為生成所述輸出電路的時間戳。

9.根據(jù)權(quán)利要求8所述的模數(shù)轉(zhuǎn)換裝置，其中所述轉(zhuǎn)換電路進(jìn)一步包括多個轉(zhuǎn)換邏輯電路，其中每個轉(zhuǎn)換邏輯電路被耦合在至少一個所述比較器與所述輸出電路之間。

10.根據(jù)權(quán)利要求5所述的模數(shù)轉(zhuǎn)換裝置，其中所述基準(zhǔn)發(fā)生器進(jìn)一步包括多個數(shù)模轉(zhuǎn)換器即DAC，其中每個DAC被耦合在所述基準(zhǔn)邏輯電路與至少一個所述比較器之間。