[發明專利]用于對鏈路上的功率和延遲進行優化的方法和裝置

有效

• 申請號: 201380044200.0
• 申請日: 2013-06-14
• 公開（公告）號: CN104583937B
• 公開（公告）日: 2019-01-22
• 發明（設計）人: J·W·亞歷山大;B·W·格勒梅爾;P·J·沙阿;M·特里維迪;M·奈爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/06
• 分類號: G06F9/06;G06F9/30
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

公開了用于對工作在基于處理器的系統內部的鏈路的延遲和功率進行優化的裝置和方法。所述裝置和方法包括內置于隊列內的延遲計，所述隊列不依賴于隊列深度閾值。所述裝置和方法還包括反饋邏輯，所述反饋邏輯對關于增加的延遲目標的功率減小進行優化，以對由鏈路的物理性質造成的遲滯的重新供應行為做出反應。

技術領域

本申請涉及基于處理器的系統，以及在基于處理器的系統的鏈路內的有效的處理機器級的代碼。

背景技術

當打開基于處理器的系統時，運行系統內的指令用于對系統的各個部分(例如，視頻顯示器、鍵盤、以及硬盤)進行加電。最后，加載通常包括美觀的圖形用戶界面的操作系統。所加載的操作系統使得用戶能夠通常通過向系統上加載軟件，利用系統來進行各種各樣不同的動作。

除了這些操作之外，在系統用戶的視線之外，發生了很多其他動作。例如，系統內的便攜式機器代碼(pcode)，使系統內的不同實體能夠彼此通信。所述實體包括但不限于：中央處理單元(CPU)、存儲器、圖形控制器、總線、以及連接到各種外圍設備并且控制外圍設備的外圍設備集線器，所述外圍設備連接到基于處理器的系統。

如同更高層級的操作系統、驅動程序、以及加載到系統中的其他軟件那樣，系統內部運行的便攜式機器代碼可能會發生延遲，這降低了系統的效率。延遲是對時延的度量，并且可能影響幾乎任何設備之間的任何通信。

當前很多系統構建于快速PCI標準(PCIe)下，其中鏈路功率、設備之間的通道數量是可調節的。在PCIe下，一個、兩個、四個、八個、十六個和三十二個通道是可能的。由此，“乘八”(x8)系統表示存在八條通道正在使用，每條通道具有兩個差分信令對，一對用于發送，而另一對用于接收。在給定時刻正在使用的通道數影響系統的吞吐量，從而影響進行操作的速度。

仍然在PCIe下，當前很多基于處理器的系統設計有低功率狀態。尤其是對于膝上計算機、蜂窩電話、和其他功率敏感的設備，在未使用系統時發生低功率狀態，從而有望延長電池壽命，從而延長設備的可攜帶性。盡管可以通過關閉系統的部分來實現低功率狀態，但是減小鏈路功率也是用于減小由系統的消耗功率的機制。

減小鏈路功率來節能可能增大系統的延遲。存在解決方案可以減輕延遲問題。所述解決方案依賴于1)“敏捷的”硬件，2)深度緩沖區，3)未飽和的隊列，或4)，1)、2)和3)的組合。

如果系統中的硬件足夠敏捷，例如，硬件可以快速地對鏈路重新供應。例如，存在連接在CPU之間的專用的總線，其被稱為快速路徑互連(QPI)總線。QPI總線被設計成加快兩個CPU之間的通信，并且具有鏈路寬度指示符L0p。在從一個鏈路寬度上調到另一個鏈路寬度期間，QPI的L0p“熄滅”時間僅為幾十納秒，這樣允許對于CPU之間繁重的業務服務突發而言有幾十微秒量級的短響應延遲。

深度緩沖區由端點提供。例如，網絡接口卡(NIC)可以在其LAN到PCIe管道中提供64千字節的緩沖存儲裝置。這樣為NIC提供了大量的數據，用于在處理流期間通過管道饋送。大型緩沖區通過存儲進入的請求來隱藏延遲，同時例如在退出功率控制狀態時，耗電設備返回到滿負荷操作。在當前上下文中，消耗設備是暫時(例如，幾微秒)離線的緩沖區內容消耗PCIe鏈路。

發送隊列可以有助于延遲問題，但預計以特定的方式進行表現。例如，QPI總線具有與高速緩存缺失的相對隨機的行為相組合的小分組有效載荷，使得將其相對小的(幾十行)隊列在大部分時間中處在“不飽和”狀態。在滿負載時，隊列很少是空的，而很少是滿的。因此，對于QPI總線而言，隊列深度閾值作為延遲的代理可以很好地工作。