[發明專利]電池組監控系統和用于在電池組監控系統中將二進制ID指配給微處理器的方法

有效

• 申請號: 201380044103.1
• 申請日: 2013-08-22
• 公開（公告）號: CN104583898B
• 公開（公告）日: 2017-07-04
• 發明（設計）人: 理查德·麥考密克
• 申請（專利權）人: 株式會社LG化學
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F11/30
• 代理公司: 中原信達知識產權代理有限責任公司11219
• 代理人: 趙曉祎,戚傳江

1.一種電池組監控系統，包括：

主微處理器，所述主微處理器具有輸入端口、輸出端口、以及通信總線端口，所述主微處理器的通信總線端口可操作地耦合到通信總線；

第一微處理器，所述第一微處理器具有輸入端口、輸出端口、以及通信總線端口，所述第一微處理器的通信總線端口可操作地耦合到所述通信總線；

第二微處理器，所述第二微處理器具有輸入端口、輸出端口、以及通信總線端口，所述第二微處理器的通信總線端口可操作地耦合到所述通信總線；

第一晶體管，所述第一晶體管具有柵極、源極和漏極，所述第一晶體管的柵極耦合到所述主微處理器的輸出端口，所述第一晶體管的源極電氣地耦合到電氣接地；

第一過電壓保護電路，所述第一過電壓保護電路被電氣地耦合在所述第一晶體管的漏極和所述第一微處理器的輸入端口之間；

第二晶體管，所述第二晶體管具有柵極、源極和漏極，所述第二晶體管的柵極耦合到所述第一微處理器的輸出端口，所述第二晶體管的源極電氣地耦合到電氣接地；

第二過電壓保護電路，所述第二過電壓保護電路被電氣地耦合在所述第二晶體管的漏極和所述第二微處理器的輸入端口之間；

所述主微處理器被配置成，從所述主微處理器的輸出端口輸出第一高邏輯電壓以引起所述第一微處理器的輸入端口具有第一低邏輯電壓，所述主微處理器被進一步配置成，在輸出所述第一高邏輯電壓之后，通過所述通信總線從所述主微處理器的通信總線端口發送具有第一二進制ID的消息；

所述第一微處理器被配置成，當所述第一微處理器的輸入端口具有第一低邏輯電壓時，在所述第一微處理器的通信總線端口處接收所述第一二進制ID，并且將所述第一二進制ID存儲在所述第一微處理器的非易失性存儲器中；

所述主微處理器進一步被配置成，通過所述通信總線從所述主微處理器的通信總線端口將具有測量命令和所述第一二進制ID的命令消息發送到所述第一微處理器的通信總線端口；并且

所述第一微處理器進一步被配置成，響應于接收所述命令消息，通過所述通信總線從所述第一微處理器的通信總線端口將具有與電池模塊相關聯的至少一個測量值的測量消息發送到所述主微處理器的通信總線端口，

其中，所述第一過電壓保護電路包括：

齊納二極管，所述齊納二極管被電氣地耦合在所述第一微處理器的輸入端口和電氣接地之間，使得所述齊納二極管限制被施加到所述第一微處理器的輸入端口的電壓振幅以小于預定的電壓電平；

電容器，所述電容器被電氣地耦合在所述第一微處理器的輸入端口和電氣接地之間；以及

電阻器，所述電阻器被電氣地耦合在所述第一微處理器的輸入端口和所述第一晶體管的漏極之間。

2.根據權利要求1所述的電池組監控系統，其中，所述第一微處理器進一步被配置成，在將所述第一二進制ID存儲在所述第一微處理器的非易失性存儲器中之后，通過所述通信總線從所述第一微處理器的通信總線端口將確認消息發送到所述主微處理器的通信總線端口。

3.根據權利要求2所述的電池組監控系統，其中：

所述第一微處理器進一步被配置成，在存儲所述第一二進制ID之后，從所述第一微處理器的輸出端口輸出第二高邏輯電壓以引起所述第二微處理器的輸入端口具有第二低邏輯電壓；

所述主微處理器進一步被配置成，在接收來自于所述第一微處理器的確認消息之后，通過所述通信總線從所述主微處理器的通信總線端口發送具有第二二進制ID的消息；并且

所述第二微處理器被配置成，當所述第二微處理器的輸入端口具有所述第二低邏輯電壓時，在所述第二微處理器的通信總線端口處接收所述第二二進制ID并且將所述第二二進制ID存儲在所述第二微處理器的非易失性存儲器中。

4.根據權利要求3所述的電池組監控系統，其中，所述第二微處理器進一步被配置成，在將所述第二二進制ID存儲在所述第二微處理器的非易失性存儲器中之后，通過所述通信總線從所述第二微處理器的通信總線端口將確認消息發送到所述主微處理器的通信總線端口。