[發明專利]具有組成按序從存儲器進行讀取的加載的存儲器一致性模型中的亂序加載的信號量方法和系統

有效

• 申請號: 201380043005.6
• 申請日: 2013-06-12
• 公開（公告）號: CN104583936B
• 公開（公告）日: 2019-01-04
• 發明（設計）人: M·阿布達拉
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/06
• 分類號: G06F9/06;G06F9/312
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 黃嵩泉

1.一種處理器中的用于使用具有在組成按序從存儲器進行讀取的加載的存儲器一致性模型中的亂序加載的信號量的方法，包括：

實現能夠由多個核心訪問的存儲器資源；

實現訪問掩碼，所述訪問掩碼通過跟蹤高速緩存線的哪些字具有待決加載來運行，其中所述訪問掩碼包括一組位且所述一組位中的每個位對應于所述高速緩存線中的一單獨字，其中所述高速緩存線包括所述存儲器資源且所述高速緩存線包括多個字，其中亂序加載在訪問所述高速緩存線的字時設置所述訪問掩碼內的掩碼位，并且在該亂序加載退出時清除所述掩碼位，其中所述掩碼位在所述一組位中并且對應于所述亂序加載所訪問的字；

在執行從所述多個核心到所述高速緩存線的后續存儲時檢查所述訪問掩碼；以及

當到所述高速緩存線的部分的后續存儲在所述訪問掩碼中見到來自加載的在先標記時引發缺失預測，其中所述后續存儲將通過使用跟蹤符寄存器來用信號發送對應于該加載的加載隊列條目。

2.根據權利要求1所述的方法，其中所述存儲器資源能夠由多個線程訪問。

3.根據權利要求1所述的方法，其中一旦加載正在從高速緩存線的一部分進行讀取，則加載設置對應于該部分的相應訪問掩碼位。

4.根據權利要求3所述的方法，其中當該加載退出時，所述相應訪問掩碼位被清除。

5.根據權利要求1所述的方法，其中實現加載隊列條目引用寄存器以跟蹤加載隊列條目引用，從而當存儲將數據保存至所述高速緩存線的與所述加載隊列條目引用寄存器中的匹配相對應的一部分時，引發對應的加載隊列條目進行缺失預測。

6.根據權利要求1所述的方法，其中所述后續存儲將通過使用跟蹤符寄存器用信號發送對應于該加載的加載隊列條目，并且引發該加載連同加載從屬指令一起進行缺失預測。

7.根據權利要求1所述的方法，其中共享存儲器資源包括標志資源和數據資源。

8.一種微處理器，包括：

多個核心和加載存儲緩沖器，其中所述加載存儲緩沖器通過以下方式實現用于使用具有在組成按序從存儲器進行讀取的加載的存儲器一致性模型中的亂序加載的信號量的方法：

實現能夠由多個核心訪問的存儲器資源；

實現訪問掩碼，所述訪問掩碼通過跟蹤高速緩存的哪些字具有待決加載來運行，其中所述訪問掩碼包括一組位且所述一組位中的每個位對應于所述高速緩存線中的一單獨字，其中所述高速緩存線包括所述存儲器資源且所述高速緩存線包括多個字，其中亂序加載在訪問所述高速緩存線的字時設置所述訪問掩碼內的掩碼位，并且在該亂序加載退出時清除所述掩碼位，其中所述掩碼位在所述一組位中并且對應于所述亂序加載所訪問的字；

在執行從所述多個核心到所述高速緩存線的后續存儲時檢查所述訪問掩碼；以及

當到所述高速緩存線的部分的后續存儲在所述訪問掩碼中見到來自加載的在先標記時引發缺失預測，其中所述后續存儲將通過使用跟蹤符寄存器來用信號發送對應于該加載的加載隊列條目。

9.根據權利要求8所述的微處理器，其中所述存儲器資源能夠由多個線程訪問。

10.根據權利要求8所述的微處理器，其中一旦加載正在從高速緩存線的一部分進行讀取，則加載設置對應于該部分的相應訪問掩碼位。

11.根據權利要求10所述的微處理器，其中當該加載退出時，所述相應訪問掩碼位被清除。

12.根據權利要求8所述的微處理器，其中實現加載隊列條目引用寄存器以跟蹤加載隊列條目引用，從而當存儲將數據保存至所述高速緩存線的與所述加載隊列條目引用寄存器中的匹配相對應的一部分時，引發對應的加載隊列條目進行缺失預測。