[發明專利]用于測試裝置的接口電路

有效

• 申請號: 201380042977.3
• 申請日: 2013-06-24
• 公開（公告）號: CN104583791B
• 公開（公告）日: 2017-09-22
• 發明（設計）人: P·鄒;F·特努斯;D·J·哈里曼
• 申請（專利權）人: 英特爾公司
• 主分類號: G01R31/319
• 分類號: G01R31/319
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 鄔少俊,王英

背景技術

集成電路(IC)的設計和開發是復雜、耗時、和昂貴的過程。為了輔助這些活動，設計團隊經常使用現場可編程門陣列(FPGA)，FPGA為可以為用于IC設計的測試和原型設計方面的目的的可編程IC。許多FPGA提供各種可配置接口，例如可以用于避免昂貴和耗時的過程而執行專用集成電路(ASIC)設計和制造的高速輸入/輸出(IO)模塊。FPGA的靈活性和多功能性提供了在協議和電屬性方面都符合成本效益標準的測試裝置。然而，大多數FPGA的可配置高速串行IO模塊(如果不是所有的)都基于電流模式邏輯(CML)收發器并且因此與諸如電壓模式邏輯這樣的其它電信令模式不兼容。

IC開發的一個領域關于設計包含有基于移動行業處理器接口(MIPI)聯盟MIPI M-PHY規范版本1.00.00-2011年2月8日(MIPI董事會于2011年4月28日批準)(在下文中稱為MIPI M-PHY規范)的物理層的IC，MIPI M-PHY規范正在被廣泛采用為用于移動設備內的串行接口的高速低功率IO標準。該物理層(在本文中稱為M-PHY)被開發為獨立物理層，并且旨在結合各個更高層協議而使用。

附圖說明

圖1為根據本發明的實施例的系統的高層視圖的框圖。

圖2為根據本發明的實施例的測試裝置的示意圖。

圖3為根據本發明的實施例的檢測機制的示意圖。

圖4為根據本發明的實施例的用于使電流模式信號適應于由基于電壓模式的接收器接收的方法流程圖。

圖5為根據本發明的實施例的用于使電壓模式信號適應于由基于電流模式的接收器接收的方法流程圖。

圖6為根據本發明的實施例的片上系統(SoC)的框圖。

圖7為根據本發明的實施例的系統的框圖。

具體實施方式

在各個實施例中，可以提供接口邏輯以使得FPGA或根據CML電信令模式進行通信的其它電路能夠適應于根據不同電信令模式(例如，電壓模式邏輯)進行通信的其它電路。在特定實施例中，這種接口邏輯可以使得FPGA的CML接口能夠與諸如根據MIPI M-PHY規范的被測設備(DUT)的電壓模式收發器這樣的電壓模式接口兼容。一般來說，可以使用不同信號來實現CML信令和電壓模式信令兩者；然而，不同模式可以在不同共模電平上運行，盡管他們可提供具有相同擺動(swing)的信號。在實施例中，可以使用各種現成的組件和射頻(RF)模塊來實現該接口邏輯。

通過這種方式，例如使用現成的組件和RF模塊，可以使得FPGA的CML接口與電壓模式收發器兼容。可以通過使得一個或多個CML收發器模塊能夠仿真M-PHY接口的電屬性，并且使得在FPGA中實現的協議引擎(例如，IC原型設計的引擎)能夠與具有電壓模式信令的現實世界中的設備(例如，基于M-PHY的設計)進行通信而實現該兼容性。

通過利用FPGA的可配置高速IO模塊，可以出現基于MIPI M-PHY的IO協議的成本高效和快速的開發，而同時避免用于ASIC設計和制造的昂貴和耗時的過程。并且FPGA的靈活性和多功能性提供了在協議和電屬性方面都符合成本效益標準的測試裝置。

盡管本發明的范圍并不限于該方面，但是實施例可以用于對各種設備(例如，外圍設備)的IC開發，例如，根據UniPro規范(2011年4月28日發布的1.40.00版本)的Unipro^TM，根據開發相機串行接口(CSI-3)版本3的相機設備等。M-PHY獨立的實質和架構上的低功率屬性還使得其對于與個人計算機(PC)平臺中流行的串行IO技術相適應有吸引力。例如，M-PHY可以適應于結合超高速通用串行總線(USB)或外圍設備互連高速(PCIe^TM)協議使用，以開發用于未來平臺的新的低功率IO技術，并且通過使諸如超高速芯片間互連(SSIC)標準(也被稱為低功率超高速USB)和低功率PCIe^TM的通信協議的上層與M-PHY物理層相適應而開發行業范圍內的其它創始方案(initiatives)，例如SSIC標準和低功率PCIe^TM。