[發(fā)明專(zhuān)利]在處理器中配置功率管理功能

有效

• 申請(qǐng)?zhí)枺?/td>: 201380040201.8
• 申請(qǐng)日: 2013-06-27
• 公開(kāi)（公告）號(hào): CN104508594B
• 公開(kāi)（公告）日: 2017-06-09
• 發(fā)明（設(shè)計(jì)）人: M·K·布漢達(dá)魯;E·J·德哈默;S·P·波布霍爾茲;R·瑪卡拉姆;V·加吉
• 申請(qǐng)（專(zhuān)利權(quán)）人: 英特爾公司
• 主分類(lèi)號(hào): G06F1/26
• 分類(lèi)號(hào): G06F1/26
• 代理公司: 上海專(zhuān)利商標(biāo)事務(wù)所有限公司31100
• 代理人: 張東梅

1.一種處理器，包括：

獨(dú)立地執(zhí)行指令的多個(gè)核；

控制寄存器，所述控制寄存器用于存儲(chǔ)單一功率域指示符，以指出所述多個(gè)核是否被視為單一功率域以在共同的性能狀態(tài)下操作；

電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器獨(dú)立地向所述多個(gè)核中的每一個(gè)提供被調(diào)節(jié)的電壓，以允許所述多個(gè)核中的每一個(gè)是獨(dú)立功率域并在獨(dú)立性能狀態(tài)下操作；以及

功率控制器裝置，所述功率控制器裝置導(dǎo)致所述電壓調(diào)節(jié)器向所述多個(gè)核中的至少一個(gè)提供不同的被調(diào)節(jié)的電壓，以導(dǎo)致所述至少一個(gè)核基于所述單一功率域指示符的狀態(tài)，在所述獨(dú)立性能狀態(tài)下操作。

2.如權(quán)利要求1所述的處理器，其特征在于，所述功率控制器裝置將導(dǎo)致所述至少一個(gè)核在由將在所述至少一個(gè)核上執(zhí)行的線程最近請(qǐng)求的性能狀態(tài)下執(zhí)行。

3.如權(quán)利要求1所述的處理器，其特征在于，所述功率控制器裝置將導(dǎo)致所述至少一個(gè)核在對(duì)應(yīng)于多個(gè)性能狀態(tài)的最大性能狀態(tài)的性能狀態(tài)下執(zhí)行，所述多個(gè)性能狀態(tài)中的每一個(gè)都是由將在所述至少一個(gè)核上執(zhí)行的多個(gè)線程中的一個(gè)請(qǐng)求的。

4.如權(quán)利要求1所述的處理器，其特征在于，所述功率控制器裝置將在具有不提供獨(dú)立性能狀態(tài)操作的舊式操作系統(tǒng)(OS)的系統(tǒng)中允許所述獨(dú)立性能狀態(tài)操作。

5.如權(quán)利要求1所述的處理器，其特征在于，所述功率控制器裝置將訪問(wèn)與基本輸入/輸出系統(tǒng)(BIOS)相關(guān)聯(lián)的表，所述表具有多個(gè)條目，每一個(gè)條目都指出所述多個(gè)核中的對(duì)應(yīng)的核的功率管理模式。

6.如權(quán)利要求5所述的處理器，其特征在于，在第一功率管理模式下，所述功率控制器裝置將導(dǎo)致所述至少一個(gè)核在由將在所述至少一個(gè)核上執(zhí)行的線程最近請(qǐng)求的性能狀態(tài)下執(zhí)行，在第二功率管理模式下，所述功率控制器裝置將導(dǎo)致所述至少一個(gè)核在對(duì)應(yīng)于多個(gè)性能狀態(tài)的最大性能狀態(tài)的性能狀態(tài)下執(zhí)行，所述多個(gè)性能狀態(tài)中的每一個(gè)都是由將在所述至少一個(gè)核上執(zhí)行的多個(gè)線程中的一個(gè)請(qǐng)求的。

7.如權(quán)利要求1所述的處理器，其特征在于，所述處理器將在安全操作模式下更新所述控制寄存器的所述單一功率域指示符。

8.如權(quán)利要求1所述的處理器，其特征在于，當(dāng)所述單一功率域指示符指出所述多個(gè)核將是單一功率域時(shí)，所述功率控制器裝置將導(dǎo)致所述多個(gè)核在由在所述多個(gè)核中的任何一個(gè)上執(zhí)行的多個(gè)線程請(qǐng)求的最高性能狀態(tài)下執(zhí)行。

9.如權(quán)利要求1所述的處理器，其特征在于，進(jìn)一步包括第二控制寄存器，所述第二控制寄存器用于存儲(chǔ)頻率調(diào)整指示符，以指出是否啟用所述功率控制器裝置的頻率調(diào)整邏輯，所述頻率調(diào)整邏輯動(dòng)態(tài)地控制所述處理器的系統(tǒng)代理電路的頻率。

10.如權(quán)利要求9所述的處理器，其特征在于，所述第二控制寄存器將進(jìn)一步存儲(chǔ)周期性值，所述周期性值對(duì)應(yīng)于當(dāng)啟用時(shí)所述頻率調(diào)整邏輯執(zhí)行的間隔。

11.如權(quán)利要求10所述的處理器，其特征在于，進(jìn)一步包括機(jī)器特定的寄存器，所述機(jī)器特定的寄存器用于存儲(chǔ)所述系統(tǒng)代理電路頻率的最低值和所述系統(tǒng)代理電路頻率的最高值。

12.如權(quán)利要求11所述的處理器，其特征在于，當(dāng)所述最低值等于所述最高值時(shí)，所述頻率調(diào)整邏輯以固定頻率操作所述系統(tǒng)代理電路。

13.如權(quán)利要求1所述的處理器，其特征在于，進(jìn)一步包括第三控制寄存器，所述控制寄存器存儲(chǔ)指出功率預(yù)算是否將均勻地分布到將在超頻模式下執(zhí)行的所述多個(gè)核的子集的標(biāo)志。

14.如權(quán)利要求13所述的處理器，其特征在于，當(dāng)所述標(biāo)志是第一狀態(tài)時(shí)，所述功率控制器裝置將允許所述子集中的每一個(gè)核以獨(dú)立超頻模式頻率操作，當(dāng)所述標(biāo)志是第二狀態(tài)時(shí)，所述功率控制器裝置將允許所述子集中的全部以共同的超頻模式頻率操作。

15.如權(quán)利要求14所述的處理器，其特征在于，當(dāng)所述標(biāo)志是所述第一狀態(tài)時(shí)，所述功率控制器裝置將至少部分地基于所述子集的所述對(duì)應(yīng)的核的停止信息，確定所述子集中的每一個(gè)核的所述獨(dú)立超頻模式頻率。