[發明專利]時鐘恢復電路、數據接收裝置以及數據發送與接收系統

有效

• 申請號: 201380035849.6
• 申請日: 2013-07-05
• 公開（公告）號: CN104412317B
• 公開（公告）日: 2016-11-16
• 發明（設計）人: 韓允澤;吳洸一
• 申請（專利權）人: 硅工廠股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京英賽嘉華知識產權代理有限責任公司 11204
• 代理人: 余朦;劉錚

1.一種數據發送與接收系統，包括：

數據發送裝置，配置成將各個嵌入式時鐘信號的時鐘邊沿分別加擾為上升和下降中的任一個隨機狀態，并發送在數據信號中嵌入(Embed)所述嵌入式時鐘信號而形成的時鐘嵌入數據信號；以及

數據接收裝置，配置成從所述時鐘嵌入數據信號中恢復與所述嵌入式時鐘信號對應的時鐘信號。

2.根據權利要求1所述的數據發送與接收系統，其中，

所述數據發送裝置將虛擬數據包含在所述數據信號中所包含的數據與所述嵌入式時鐘信號之間，并發送所述時鐘嵌入數據信號。

3.根據權利要求1所述的數據發送與接收系統，其中，所述數據接收裝置包括：

時鐘恢復單元，包括延時鎖定環路，并且配置成在所述延時鎖定環路的時鐘被鎖定之后從所述時鐘嵌入數據信號中檢測所述嵌入式時鐘信號的時鐘邊沿并且在檢測到的所述時鐘邊沿之后順序地執行下拉和上拉來生成主時鐘信號，并且輸出從所述主時鐘信號和延時時鐘信號中選擇的一部分作為采樣時鐘信號，其中所述延時時鐘信號為通過對所述主時鐘信號進行延時而生成的并且具有彼此不同的相位；以及

串行-并行轉換器，配置成使用所述采樣時鐘信號從所述時鐘嵌入數據信號中恢復數據信號。

4.一種數據接收裝置，包括：

電壓控制延時器，配置成對第一主時鐘信號或第二主時鐘信號進行延時以生成具有時間差的延時時鐘信號；

延時控制電路，配置成反饋所述延時時鐘信號的一部分，并對應于反饋的所述延時時鐘信號的相位差，控制所述第一主時鐘信號或所述第二主時鐘信號在所述電壓控制延時器中待被延時的延時時間；以及

時鐘發生器，配置成使用時鐘被鎖定之前的第一時鐘嵌入數據信號執行所述第一主時鐘信號的恢復，以及使用時鐘被鎖定之后的第二時鐘嵌入數據信號執行所述第二主時鐘信號的恢復，從包括具有經加擾的時鐘邊沿的嵌入式時鐘信號的所述第二時鐘嵌入數據信號中檢測嵌入式時鐘信號的時鐘邊沿，在檢測到所述時鐘邊沿之后通過順序地執行下拉和上拉來執行用于恢復所述第二主時鐘信號的解擾，并且使用所述延時時鐘信號來控制所述時鐘邊沿的檢測、所述下拉和所述上拉。

5.根據權利要求4所述的數據接收裝置，其中，

所述時鐘發生器接收所述第二時鐘嵌入數據信號，其中所述第二時鐘嵌入數據信號中的所述嵌入式時鐘信號的時鐘邊沿分別被加擾為上升和下降中的任一個隨機狀態。

6.根據權利要求4所述的數據接收裝置，其中，

所述時鐘發生器對所述第一時鐘嵌入數據信號進行緩沖以恢復所述第一主時鐘信號。

7.根據權利要求4所述的數據接收裝置，其中，所述時鐘發生器包括：

時鐘嵌入數據處理電路，配置成根據所述時鐘被鎖定與否，選擇性地執行經延時的第一時鐘嵌入數據信號的輸出和包括與所述第二時鐘嵌入數據信號的各個時鐘邊沿對應的邊沿脈沖的邊沿檢測信號的輸出；

遮蔽電路，配置成使用所述延時時鐘信號生成遮蔽信號，并在所述時鐘被鎖定的狀態下通過所述遮蔽信號對所述邊沿檢測信號進行遮蔽以選擇性地傳輸與所述嵌入式時鐘信號的時鐘邊沿對應的邊沿脈沖；

第一反相器，配置成對經由所述遮蔽電路傳輸的第一時鐘嵌入數據信號或所述邊沿脈沖進行反相，并輸出經反相的信號；

第二反相器，連接至所述第一反相器的輸出端子；

下拉電路，配置成在所述時鐘被鎖定的狀態下，通過在所述遮蔽信號禁用后啟用的第一下拉信號對所述第一反相器的輸入端子進行固定；

下拉-上拉電路，配置成在所述時鐘被鎖定的狀態下，在所述第二反相器通過與所述嵌入式時鐘信號的時鐘邊沿對應的邊沿脈沖驅動后，順序地執行通過第二下拉信號保持所述第二反相器的驅動狀態的下拉以及通過第一上拉信號改變所述第二反相器的驅動狀態的上拉；以及

控制信號發生器，配置成使用所述延時時鐘信號提供所述第一下拉信號和所述第二下拉信號以及所述第一上拉信號。

8.根據權利要求7所述的數據接收裝置，其中，所述數據處理電路包括：

延時器，配置成對所述第一時鐘嵌入數據信號進行延時并輸出經延時的所述第一時鐘嵌入數據信號；

邊沿檢測器，配置成輸出包括與所述第二時鐘嵌入數據信號的各個時鐘邊沿對應的邊沿脈沖的邊沿檢測信號；以及

第一開關，配置成根據所述時鐘被鎖定與否來執行切換以傳輸所述延時器和所述邊沿檢測器中的任一個的輸出。