[發明專利]液晶顯示裝置

有效

• 申請號: 201380035422.6
• 申請日: 2013-07-04
• 公開（公告）號: CN104471472B
• 公開（公告）日: 2017-03-15
• 發明（設計）人: 今野隆之
• 申請（專利權）人: NLT科技股份有限公司
• 主分類號: G02F1/1343
• 分類號: G02F1/1343;G02F1/1368
• 代理公司: 北京同達信恒知識產權代理有限公司11291
• 代理人: 黃志華

技術領域

本發明涉及液晶顯示裝置，具體地涉及具有優異的殘像特性的橫向電場模式的有源矩陣型液晶顯示裝置。

背景技術

在近年來對大型監視器廣泛采用的IPS(平面轉換)模式中，液晶的分子軸通過平面轉換在與基板平行的面內旋轉，從而進行顯示。因此，對分子軸的上升角度的視角依賴性消除，因此IPS模式的視角特性比TN模式的視角特性更加有利。相反，由于在IPS模式中將像素電極和共同電極配置成梳狀來施加橫向電場，因此電極的面積與顯示區域的比率變高。因此，IPS模式中的開口率比TN模式中的開口率更不利，但是近年來已被改善為與TN模式下的開口率相同。

(常規示例1)

說明IPS模式的示例。圖7(a)表示一個像素的平面圖，圖7(b)表示顯示區域的剖視圖。在第一基板上形成有包括第一金屬層的掃描信號配線701和并排設置的兩個共同信號配線702。在掃描信號配線701和共同信號配線702上形成有柵極絕緣膜703，并且在第一絕緣膜上形成有包括第二金屬層的圖像信號配線704、薄膜半導體層705、以及源電極706。在圖像信號配線704、薄膜半導體層705、以及源電極706上形成有包括無機膜的鈍化膜707，并且在鈍化膜上還形成有包括有機膜的平坦化膜708。在平坦化膜708上形成有包括透明導電膜的像素梳狀電極709和共同梳狀電極710。當不使用平坦化膜708時，在鈍化膜707上形成有所述像素梳狀電極709和共同梳狀電極710。

圖像信號配線704通過鈍化膜707和平坦化膜708被共同屏蔽電極710B在配線寬度方向上完全覆蓋。像素梳狀電極709和共同梳狀電極710分別經由接觸孔711和接觸孔712與源電極706和共同信號配線702電連接。共同信號配線702和源電極706彼此重疊的區域具有存儲電容。

由于像素梳狀電極709和共同梳狀電極710均由透明導電膜形成，因此電極上的區域也有助于透射率。由于圖像信號配線704被共同屏蔽電極710B在配線寬度方向上完全覆蓋的結構，因此能夠將開口擴展到圖像信號配線704的附近。

根據申請人的發現，在專利文獻1中，公開了設置有具有不同線寬的像素梳狀電極的結構，但是不限定具有粗線寬的像素梳狀電極的寬度與共同屏蔽電極的寬度大致相同。另外，不限定具有粗線寬的像素梳狀電極的位置。專利文獻1中公開的發明的目的是通過層疊透明導電層和金屬層來形成具有粗線寬的像素梳狀電極，并通過在像素梳狀電極的位置上形成存儲電容來實現高開口率。但是，本發明的目的是像素電極和共同電極的結構的對稱化，與專利文獻1的發明的目的不同。

根據申請人的另一發現，在專利文獻2中，公開了中央的像素梳狀電極的寬度寬的結構，但是像素梳狀電極的寬的寬度不與共同屏蔽電極的寬度大致相同。專利文獻2的目的不是像本發明那樣的對非對稱性的緩和。

在專利文獻3中提及的IPS模式中，在顯示區域內具有三個像素梳狀電極和兩個共同梳狀電極，像素梳狀電極多于一個。通常，在負幀時(像素梳狀電極的電位比共同梳狀電極的電位低)，電子聚集在共同梳狀電極的附近，由此像素梳狀電極的附近明亮地發光。相反，在正幀時(像素梳狀電極的電位比共同梳狀電極的電位高)，電子聚集在像素梳狀電極的附近，由此共同梳狀電極的附近明亮地發光。因此，在負幀中明亮地發光的梳狀電極的個數不同于在正幀中明亮地發光的梳狀電極的個數，并且在正幀與負幀之間發光的方式不對稱。

另外，圖像信號配線被共同屏蔽電極在配線寬度方向上完全覆蓋的結構導致共同梳狀電極和共同屏蔽電極的總寬度大于像素梳狀電極的總寬度，共同電位比像素電位高，像素梳狀電極附近的電場更強，共同梳狀電極附近的電場更弱。因此，負幀中的像素梳狀電極附近的發光方式不同于正幀中的共同梳狀電極附近的發光方式，幀間的發光方式進一步變得不對稱。當在這種狀態下以使幀間的亮度變得相等的方式晃動共同電位以進行閃爍調整時，在施加于像素梳狀電極與共同梳狀電極之間的信號上加載DC偏移，信號在幀間變得不對稱。因此，認為殘像惡化。

引文列表

專利文獻

專利文獻1：日本專利特開No.2003-140188(第5頁、圖1)

專利文獻2：日本專利No.4047586(第7頁、圖1和圖3)

專利文獻3：日本專利No.4603560(第8頁、圖1)

發明內容

技術問題