[發(fā)明專利]堆疊式非易失性存儲設(shè)備中的選擇柵極晶體管的閾值電壓調(diào)節(jié)

有效

• 申請?zhí)枺?/td>: 201380035039.0
• 申請日: 2013-05-03
• 公開（公告）號: CN104471649B
• 公開（公告）日: 2017-06-13
• 發(fā)明（設(shè)計）人: 李海波;西穎·科斯塔;東谷政昭;曼·L·木伊
• 申請（專利權(quán)）人: 桑迪士克科技有限責(zé)任公司
• 主分類號: G11C29/02
• 分類號: G11C29/02;G11C16/04
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 朱勝,李春暉

技術(shù)領(lǐng)域

本發(fā)明涉及用于配置3D非易失性存儲設(shè)備的技術(shù)。

背景技術(shù)

近來，已經(jīng)提出了使用有時被稱為位成本可擴(kuò)展(BiCS)架構(gòu)的3D堆疊式存儲結(jié)構(gòu)的超高密度存儲設(shè)備。例如，3D NAND堆疊式存儲設(shè)備可以由交替的導(dǎo)電層和介電層的陣列形成。在該層中鉆有存儲空穴以同時限定很多存儲層。然后通過使用適當(dāng)?shù)牟牧咸畛浯鎯昭▉硇纬蒒AND串。直的NAND串在一個存儲空穴中延伸，而管狀或U形NAND串(P-BiCS)包括一對存儲單元的豎直列，該豎直列在兩個存儲空穴中延伸并且通過底部背柵接合。存儲單元的控制柵極由導(dǎo)電層提供。

發(fā)明內(nèi)容

在下文中給出了關(guān)于本發(fā)明的簡要概述，以便提供關(guān)于本發(fā)明的某些方面的基本理解。應(yīng)當(dāng)理解，該概述并不是關(guān)于本發(fā)明的窮舉性概述，它并非意圖確定本發(fā)明的關(guān)鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為后文的具體實(shí)施方式部分的鋪墊。

根據(jù)本發(fā)明的一個方面，提供了一種用于控制3D堆疊式非易失性存儲設(shè)備的方法，所述3D堆疊式非易失性存儲設(shè)備包括多個NAND串，每個NAND串包括在所述NAND串的漏極端處的選擇柵極漏極晶體管。所述方法包括：對所述選擇柵極漏極晶體管執(zhí)行調(diào)節(jié)處理，所述對所述選擇柵極漏極晶體管執(zhí)行調(diào)節(jié)處理包括,針對每個選擇柵極漏極晶體管：讀取處于下控制柵極電壓Vth_min和處于上控制柵極電壓Vth_max的所述選擇柵極漏極晶體管，所述下控制柵極電壓Vth_min和所述上控制柵極電壓Vth_max限定所述選擇柵極漏極晶體管的閾值電壓的可接受范圍；如果所述讀取指示所述選擇柵極漏極晶體管的閾值電壓低于所述下控制柵極電壓Vth_min，則對所述選擇柵極漏極晶體管編程以將所述閾值電壓升高至在所述可接受范圍內(nèi)；以及如果所述讀取指示所述選擇柵極漏極晶體管的閾值電壓高于所述上控制柵極電壓Vth_max，則擦除所述選擇柵極漏極晶體管以將所述閾值電壓降低至在所述可接受范圍內(nèi)。其中，被選中用于編程的所述選擇柵極漏極晶體管之一位于所述NAND串之一中。所述NAND串之一包括：在所述NAND串之一的源極端處的選擇柵極源極晶體管、以及在所述選擇柵極漏極晶體管之一與所述選擇柵極源極晶體管之間的存儲單元，并且所述NAND串之一的漏極端與位線通信。所述對所述選擇柵極漏極晶體管之一編程包括：在使所述存儲單元和所述選擇柵極源極晶體管的控制柵極的電壓浮動的同時向所述選擇柵極漏極晶體管之一的控制柵極施加編程脈沖；以及向所述位線施加足夠低以使得能夠?qū)λ鲞x擇柵極漏極晶體管之一編程的電壓。未被選中用于編程的、所述選擇柵極漏極晶體管中的另一選擇柵極漏極晶體管位于所述NAND串中的另一NAND串。所述NAND串中的另一NAND串的漏極端與所述位線通信。在將所述編程脈沖施加至所述選擇柵極漏極晶體管之一的控制柵極的同時，浮動或驅(qū)動所述選擇柵極漏極晶體管中的另一選擇柵極漏極晶體管的控制柵極的電壓。