[發明專利]微處理器的控制

有效

• 申請號: 201380034164.X
• 申請日: 2013-06-14
• 公開（公告）號: CN104487950B
• 公開（公告）日: 2018-06-15
• 發明（設計）人: 拉塞·奧爾森;喬艾爾·魯斯唐;阿恩·W·韋納斯
• 申請（專利權）人: 北歐半導體公司
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 朱鳳成;段曉玲

一種微處理器，所述微處理器包括定時器和多個硬件寄存器4，所述定時器可重置設備，所述硬件寄存器4邏輯地設置為使得寄存器4的一組預設狀態防止設備重置，所述設備還包括軟件2，所述軟件2包括多個函數，如果正確執行每個所述函數，所述軟件將所述寄存器置于預設狀態。

技術領域

本發明涉及微處理器設備的控制-例如設置在半導體芯片上的微處理器設備。

背景技術

微處理器設備通常包括監視功能來保證正確的運行。典型地，其被設置為當設備指示其已經成功地執行了操作或函數時，如果倒定時器為0但定時器被重啟(推遲重置)，那么設置監視功能強制所述設備重置。從而提供設備正確運行的失效保護監控；在正常的操作過程中，定時器不會置為0。在較為復雜的設備中，已提出以設置在設備中運行的固件來維持一定數量的軟件旗標，所述軟件旗標每一個必須被寫入，使得監視定時器被重置。從而用于監控若干單獨模塊或子程序，以及其誤操作所引起的重置。

然而，申請者發現了有這種設置的所述裝置的缺點；即因為在原理上，對于寫入任何存儲位置的任何軟件，可能存在軟件故障而直接寫入寄存器，使得定時器重置，從而繞過預防錯誤操作的保護。

發明內容

本發明的目的在于解決上述問題，并且本發明的第一方面提供一種微處理器，所述微處理器包括定時器和多個硬件寄存器，所述定時器可重置設備，所述硬件寄存器邏輯地設置為使得寄存器的一組預設狀態防止設備重置，所述設備還包括有多個函數的軟件，所述軟件被設置成如果正確執行每個所述函數，則將所述寄存器置于預設狀態。

因此，本領域技術人員可以根據本發明得到應用多個硬件寄存器的監視函數，而不是在軟件中設置有多個輸入端的監控函數并因此易于出現上述的問題。由于在主監視計時器被重置和硬連接在設備上之前，所有硬件寄存器的狀態必須是正確的，從而監視計時器不會因寫入單一錯誤存儲位置而無意重置。

硬件寄存器必須全部處于同一狀態-例如全部高位或者全部低位-以重置計時器。在先前的情況中，如果軟件已經正確地寫入寄存器，簡單的硬件與(AND)門電路可以用于重置計時器(防止設備的重置)。因此，在一組實施例中，所述每個軟件函數被設置為在成功執行的情況下將預設的位寫入所述寄存器，如果相同的位已被所述寄存器記錄，則重置計時器。

寄存器在適當的時間點自動重置(例如相反于監視計時器的重置需要預設的位)。所述時間點可以是預設間隔，但更便捷的是當計時器重置，即監視器重啟，或當監視器超時引起系統重置。從而保證對設備正常運行的持續周期性監控。這將由軟件同步以及執行，但可以同樣的由硬件執行。

本發明中的多個軟件函數可以寫入單一硬件寄存器。雖然會忽略一些保護再次引入軟件故障的風險，但并不會增加與現有技術有關的失效單點。

附圖說明

根據本發明，僅通過實施例以及微處理器部分邏輯圖來描述隨后的特殊實施例。

附圖1所示為在半導體芯片上實施的微處理器的邏輯子系統，其包括軟件接口2，所述軟件接口2與多個硬件重載寄存器4數據連接。所述軟件接口2和硬件重載寄存器4均和與門(AND gate)電路6相連，其輸出與監視倒計時器8相連。如果監視計時器的輸出達到特殊值(例如0)，其用于實施系統的重置。

具體實施方式

在運行過程中，監視器通過配置寄存器加載確定值來首次配置-例如要用的超時值。重載寄存器4隨后全部置為0，并且監視器加載相應配置寄存器確定的超時值。計時器隨后減1并實施檢測是否全部重載寄存器均為1(通過讀取與門電路6的值)，以及如果計時器未達到0，其再次減1，并重復循環。

當軟件運行時，在軟件中，例如主程序和一個或多個子程序中的多個函數被設置為，在成功完成時，用于將高位分別寫入重載寄存器4。一旦全部重載寄存器4為高位，與門6的輸出為高位，從而引起監視計時器8的重置-即以超時值重載。同時還重置重載寄存器返回為0。