[發(fā)明專利]存儲系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201380033765.9
• 申請日: 2013-08-19
• 公開（公告）號: CN104641418B
• 公開（公告）日: 2018-09-28
• 發(fā)明（設計）人: 佐藤學;渡邊大毅;助川博;原德正;矢尾浩;武田奈穗美;柴田升;清水孝洋
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/02;G11C16/04
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 劉瑞東;陳海紅

存儲系統(tǒng)具備存儲設備以及控制所述存儲設備的控制器，所述存儲設備具備：能夠進行數(shù)據(jù)的改寫的多個存儲單元；連接于多個存儲單元的多條字線；具備連接于同一字線的多個存儲單元的頁；具備多個頁的平面；具備多個平面的存儲單元陣列；對多條字線施加電壓的多個字線驅動器；按每個平面設置、對每條字線分配字線驅動器的多個開關。

技術領域

本文描述的實施方式總體涉及存儲系統(tǒng)。

背景技術

現(xiàn)在，隨著非易失性半導體存儲裝置(存儲器)的用途擴大，存儲器的容量也不斷增大。

發(fā)明內容

本發(fā)明的存儲系統(tǒng)具備存儲設備以及控制所述存儲設備的控制器；所述存儲設備具備：分別保存數(shù)據(jù)的多個存儲單元；連接于所述多個存儲單元的多條字線；具備連接于同一字線的所述多個存儲單元的頁；具備所述多個頁的平面；具備多個所述平面的存儲單元陣列；和對所述多條字線施加電壓的多個字線驅動器；其中，所述控制器對所述存儲設備，發(fā)布同時執(zhí)行對于預定的所述平面的第1數(shù)據(jù)讀出和對于與所述預定的平面不同的平面的第2數(shù)據(jù)讀出的命令。

附圖說明

圖1是表示第1實施方式所涉及的3維層疊型非易失性半導體存儲裝置的電路構成的框圖。

圖2表示第1實施方式所涉及的存儲單元陣列。

圖3表示第1實施方式所涉及的p-BiCS存儲器的1個塊中連接于1條位線的多個U字型的串的構成。

圖4是用于概略表示第1實施方式所涉及的驅動器與平面開關的關系的框圖。

圖5是概略表示第1實施方式所涉及的CG驅動器的框圖。

圖6是第1實施方式所涉及的平面開關CGSW的與CGN有關的開關的電路圖。

圖7是第1實施方式所涉及的平面開關CGSW的與CGD有關的開關的電路圖。

圖8是第1實施方式所涉及的行譯碼器的電路圖。

圖9是表示第1實施方式所涉及的半導體存儲裝置的編寫工作時的CG映射的圖，是表示現(xiàn)有技術的編寫以及讀取工作時的CG映射的圖。

圖10是表示第1實施方式所涉及的半導體存儲裝置的讀取工作時的CG映射的圖。

圖11是表示第1實施方式所涉及的半導體存儲裝置的擦除工作時的CG映射的圖。

圖12A表示擦除工作、編寫工作、讀取工作時的區(qū)段信號與CG驅動器的關系。

圖12B表示開關信號與輸出信號的關系。

圖13是示意性表示第2實施方式所涉及的半導體存儲裝置的基本的構成的框圖。

圖14是表示第2實施方式所涉及的存取匯總工作的流程圖。

圖15圖示第2實施方式所涉及的半導體存儲裝置的相互不同平面內的塊內的、具有不同的頁編號的頁上的數(shù)據(jù)并列地接受存取的狀況。

圖16是表示第3實施方式所涉及的存取匯總工作的流程圖。

圖17圖示第3實施方式所涉及的半導體存儲裝置的相互不同的平面內的塊內的、具有不同的頁編號的頁上的數(shù)據(jù)并列地接受存取的狀況。

圖18是表示存儲單元晶體管MT的閾值分布的曲線圖。

圖19表示hSLC的專用的參數(shù)。

圖20是表示第4實施方式所涉及的工作選項中的讀取序列的圖。

圖21A表示SLC數(shù)據(jù)的讀取情況下的讀取工作波形。

圖21B表示MLC-低位數(shù)據(jù)的讀取情況下的讀取工作波形。