[發(fā)明專利]三維存儲(chǔ)器陣列的多級(jí)接觸及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201380033310.7
• 申請(qǐng)日: 2013-05-16
• 公開（公告）號(hào): CN104396004B
• 公開（公告）日: 2018-01-30
• 發(fā)明（設(shè)計(jì)）人: 李耀升;Z.陳;S.富卡塔
• 申請(qǐng)（專利權(quán)）人: 桑迪士克科技有限責(zé)任公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L27/11582;H01L27/11565;H01L27/11519;H01L27/11556;H01L27/1157;H01L27/11;H01L27/11524;H01L27/11575;H01L21/336;H01L29/792;H01L23/48
• 代理公司: 北京市柳沈律師事務(wù)所11105
• 代理人: 邱軍

技術(shù)領(lǐng)域

本發(fā)明大體涉及半導(dǎo)體裝置領(lǐng)域，特別涉及三維(3D)垂直NAND串和其它三維裝置及其制造方法。

背景技術(shù)

T.Endoh等人的標(biāo)題為“Novel Ultra High Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”，IEDM Proc.(2001)33-36的文章公開了三維垂直NAND串。然而，該NAND串只提供了每單元一位元。進(jìn)一步地，NAND串的有源區(qū)域由相對(duì)困難和耗時(shí)的工藝形成，該工藝包括側(cè)壁間隔件的重復(fù)形成和蝕刻襯底的一部分，這導(dǎo)致了大致圓錐形的有源區(qū)域形狀。

發(fā)明內(nèi)容

一個(gè)實(shí)施例涉及一種制造多級(jí)接觸的方法。該方法包括提供工藝過程中的多級(jí)裝置，包括至少一個(gè)裝置區(qū)域和至少一個(gè)接觸區(qū)域。該接觸區(qū)域包括構(gòu)造為臺(tái)階圖案的多個(gè)導(dǎo)電層。該方法還包括在該多個(gè)導(dǎo)電層的上方形成共形的蝕刻終止層，在該蝕刻終止層的上方形成第一電絕緣層，在該第一電絕緣層的上方形成共形的犧牲層和在該犧牲層的上方形成第二電絕緣層。該方法還包括蝕刻多個(gè)接觸開口，該多個(gè)接觸開口穿過該接觸區(qū)域的蝕刻終止層、第一電絕緣層、犧牲層和第二電絕緣層，到達(dá)該多個(gè)導(dǎo)電層。

另一個(gè)實(shí)施例涉及一種制造多級(jí)接觸的方法。該方法包括提供工藝過程中的多級(jí)裝置，包括至少一個(gè)裝置區(qū)域和至少一個(gè)接觸區(qū)域。該接觸區(qū)域包括構(gòu)造為臺(tái)階圖案的多個(gè)導(dǎo)電層，位于該導(dǎo)電層上方的電絕緣層，位于該絕緣層的上方的具有多個(gè)開口的掩模，以及位于該掩模上方的減薄層。該方法還包括蝕刻該減薄層以減小其厚度和寬度，從而暴露在該掩模中的第一開口，蝕刻該電絕緣材料的暴露于該第一開口中的一部分以形成在電絕緣材料中的第一接觸開口的一部分；進(jìn)一步蝕刻該減薄層以減小其厚度和寬度，從而暴露在該掩模中的第二開口。

另一個(gè)實(shí)施例涉及包括至少一個(gè)裝置區(qū)域和至少一個(gè)接觸區(qū)域的多級(jí)裝置。該接觸區(qū)域具有多個(gè)堆疊導(dǎo)電層。該導(dǎo)電層形成在該接觸區(qū)域中的臺(tái)階圖案。該裝置還包括在該導(dǎo)電層上方的共形的蝕刻終止層、在該蝕刻終止層上方的第一電絕緣層、在該第一電絕緣層上方的犧牲層和在該犧牲層上方的第二電絕緣層。該裝置還包括多個(gè)接觸開口，延伸穿過該接觸區(qū)域的蝕刻終止層、第一電絕緣層、犧牲層和第二電絕緣層，到達(dá)該多個(gè)導(dǎo)電層。該裝置還包括多個(gè)導(dǎo)電接觸。多個(gè)電接觸的相應(yīng)的一個(gè)位于該多個(gè)接觸開口的對(duì)應(yīng)的一個(gè)中，并且每一個(gè)導(dǎo)電接觸與該多個(gè)導(dǎo)電層的對(duì)應(yīng)的一個(gè)電接觸。

附圖說明

圖1A-1B分別是一個(gè)實(shí)施例中的NAND串的側(cè)視橫截面圖和俯視橫截面圖。圖1A是該裝置沿著圖1B中線Y-Y’的側(cè)視橫截面圖，而圖1B是該裝置沿著圖1A中線X-X’的側(cè)視橫截面圖。

圖2A和2B分別是另一個(gè)實(shí)施例中的NAND串的側(cè)視橫截面圖和俯視橫截面圖。圖2A是該裝置沿著圖2B中線Y-Y’的側(cè)視橫截面圖，而圖2B是該裝置沿著圖2A中線X-X’的側(cè)視橫截面圖。

圖3是常規(guī)的NAND串存儲(chǔ)器裝置的示意說明。

圖4是示出了柵電極的接觸的常規(guī)的NAND串存儲(chǔ)器裝置的橫截面的掃描電子顯微鏡(SEM)圖像。

圖5是制造多級(jí)接觸的常規(guī)方法的示意說明。

圖6是根據(jù)一個(gè)實(shí)施例制造多級(jí)接觸的方法的示意說明。

圖7是提供圖6的方法的附加細(xì)節(jié)的示意說明。

圖8是示出了根據(jù)一個(gè)實(shí)施例的第一(下)介電層的損耗作為第二共形介電層的厚度的函數(shù)的圖。

圖9a是示出了在第二共形介電層的厚度為600nm時(shí)第一(下)介電層的損耗作為第三共形介電層的厚度的函數(shù)的圖。

圖9b是示出了在第二共形介電層的厚度為400nm時(shí)第一(下)介電層的損耗作為第三共形介電層的厚度的函數(shù)的圖。

圖10a-10b分別是根據(jù)一個(gè)實(shí)施例的在制造多級(jí)接觸的方法中的一個(gè)步驟的側(cè)視橫截面圖和俯視橫截面圖。

圖10c-10d分別是圖10a-10b的在制造多級(jí)接觸的方法中的一個(gè)后續(xù)步驟的側(cè)視橫截面圖和俯視橫截面圖。

圖10e-10f分別是圖10a-10b的在制造多級(jí)接觸的方法中的一個(gè)后續(xù)步驟的側(cè)視橫截面圖和俯視橫截面圖。

圖10g-10h分別是圖10a-10b的在制造多級(jí)接觸的方法中的一個(gè)后續(xù)步驟的側(cè)視橫截面圖和俯視橫截面圖。

具體實(shí)施方式