[發明專利]用于改進有機殘余物去除的具有低銅蝕刻速率的水性清潔溶液

有效

• 申請號: 201380032542.0
• 申請日: 2013-05-17
• 公開（公告）號: CN104395989A
• 公開（公告）日: 2015-03-04
• 發明（設計）人: 鄭湘寧;卡爾·E·博格斯;劉俊;妮科爾·托馬斯
• 申請（專利權）人: 高級技術材料公司;先進科材股份有限公司
• 主分類號: H01L21/302
• 分類號: H01L21/302
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 劉慧;楊青

技術領域

本發明大體上涉及用于從上面具有殘余物和/或污染物的微電子器件基本上和有效地清潔所述殘余物和/或污染物的組合物，其中所述組合物有效去除所述殘余物和污染物，將超低k材料上的水紋缺陷降至最少，并且具有增加的與銅、釕、鈷、錳和低k介電材料的相容性。

背景技術

眾所周知，集成電路(IC)制造商已經用銅取代鋁和鋁合金以用于先進微電子應用，因為銅具有更高的導電性，其轉化為互連性能的顯著改進。另外，以銅為基礎的互連相比于鋁提供更好的電遷移阻力，從而改進互連可靠性。這就是說，銅的實施面臨著一定的挑戰。例如，銅(Cu)與二氧化硅(SiO₂)以及與其它介電材料的粘著力一般較差。較差的粘著力導致在制造過程中Cu與鄰接的膜分層。此外，Cu離子在電偏壓下容易擴散到SiO₂中，并且即使在介電質內非常低的Cu濃度下也會增加Cu線之間的介電質漏電。另外，如果銅擴散至有源器件所定位的下層硅中，則可能降低器件性能。

銅在二氧化硅(SiO₂)中以及在其它金屬間介電質(IMD)/層間介電質(ILD)中的高擴散性的問題仍然受到很大關注。為了處理這個問題，集成電路基板必須涂覆有合適的阻擋層，其封裝銅并阻止銅原子的擴散。包含導電材料和非導電材料的阻擋層通常在銅沉積之前形成在圖案化介電層上。已知阻擋層的厚度如果過大的話可能會產生后續銅涂層和超細特征(例如，小于100納米直徑的通孔)填充的問題。如果小于100納米直徑的通孔內部的阻擋層太厚，則其降低特征內的銅的可用體積，導致通孔的電阻增加，其可能抵消由銅的使用所提供的優點。阻擋層的典型材料包括鉭(Ta)、氮化鉭(TaN_x)、鈦(Ti)、氮化鈦(TiN)、釕(Ru)、鈷(Co)、錳(Mn)等。

使用電解沉積方法以用銅填充導電通路。在利用銅的電解沉積鑲嵌線路之前，導電表面涂層必須涂覆在阻擋層頂部，因為常規的阻擋層材料展現高的電阻率并且因此在電解鍍銅期間不能傳輸電流。通常，PVD銅晶種層被沉積在阻擋層上。接著，通過電鍍將遠遠更厚的銅層沉積在晶種層上。在銅沉積完成后，通常通過化學機械平坦化(CMP)將銅平坦化降至制劑中的介電質以進行進一步加工。

IC的特征尺寸持續減小的趨勢要求減小阻擋層的厚度以將常規阻擋層的電阻貢獻降至最小。因此，用具有降低的電阻的較新材料代替常規阻擋層是有吸引力的。這是因為它將進一步改進圖案(即線和通孔)的導電性，從而相比于使用常規阻擋層的互連結構增大信號傳播速度。此外，將銅直接電解電鍍在導電性阻擋層材料上排除了另一個銅晶種層的使用，從而簡化了整個過程。在可充當可直接電鍍的擴散阻擋層的各種候選材料中，已經提及了釕(Ru)、鈷(Co)、錳(Mn)、鉬(Mo)、錸(Rh)和其合金的使用。

前述處理操作，包括晶片基板表面制備、沉積、電鍍、蝕刻和化學機械拋光，不同地需要清潔操作以確保微電子器件產品不含原本將會有害地影響產品的功能、或甚至使其無法用于其預期功能的污染物。通常，這些污染物的粒子小于0.3μm。

在這方面的一個具體問題是在CMP處理后留在微電子器件基板上的殘余物。這樣的殘余物包括CMP材料和腐蝕抑制劑化合物如苯并三唑(BTA)。如果不去除，則這些殘余物可能會損壞銅線或使銅金屬化嚴重粗糙化，以及造成CMP后涂覆的層在器件基板上的不良粘著。銅金屬化的嚴重粗糙化問題尤其嚴重，因為過于粗糙的銅可造成產品微電子器件的電氣性能不良。為此，已經開發了CMP后去除組合物來去除CMP后殘余物和污染物。

隨著新的阻擋層引入，必須開發CMP后去除組合物以確保組合物不會有害地影響銅、低k介電質和所述新型阻擋層材料而仍去除CMP后殘余物和污染物。此外，CMP后去除組合物不應在超低k介電材料上留下水紋。因此，本公開的一個目的在于鑒定將基本上和有效地去除CMP后殘余物和污染物而不會有害地影響微電子器件的新型CMP后組合物。

發明內容

本發明總體上涉及用于從上面具有殘余物和/或污染物的微電子器件清潔所述殘余物和污染物的組合物和工藝。有利的是，所述組合物將超低k材料上的水紋缺陷降至最少以及具有增加的與銅、釕、鈷、錳和低k介電材料的相容性。

在一個方面，

根據后面的公開內容和權利要求，其他方面、特征和優點將更完全顯而易見。

具體實施方式