[發明專利]拍攝元件和拍攝裝置

有效

• 申請號: 201380029815.6
• 申請日: 2013-06-05
• 公開（公告）號: CN104380714B
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 村田寬信
• 申請（專利權）人: 株式會社尼康
• 主分類號: H04N5/374
• 分類號: H04N5/374;H01L27/146;H04N5/378
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 陳偉;李文嶼

提供一種拍攝元件，具有：呈矩陣狀地配置有多個像素的拍攝芯片；以及信號處理芯片，具有按一個或多個像素列或者按一個或多個像素行設置并對從像素輸出的像素信號進行信號處理的元件，并層疊在拍攝芯片上。例如進行信號處理的元件是將從像素輸出的像素信號轉換成數字信號的A/D轉換器，在將從像素輸出的像素信號轉換成數字信號時，并列控制A/D轉換器中的至少兩個以上A/D轉換器。

技術領域

本發明涉及拍攝元件和拍攝裝置。

背景技術

以往，已知有包括列并列型A/D轉換器(僅稱為ADC)的圖像傳感器。另外，在層疊了信號處理芯片的圖像傳感器中，提出了塊并列型ADC(例如參照非專利文獻1)。

非專利文獻1：“A Very Low Area ADC for 3-D Stacked CMOS ImageProcessing System”，K.Kiyoyama等，IEEE 3DIC 2012。

發明內容

發明要解決的問題

列并列型ADC按每個像素列設置ADC，在各ADC中并行讀出所選擇的行的各像素的像素信號。但是，以往的列并列型ADC與有效像素區域形成在同一面(例如有效像素區域的列方向上的上下)上，所以拍攝元件的面積增大。另外，在并行高速處理多個行的情況下，必須在有效像素區域內繞回布線。另外，在并行高速處理多個行的情況下，ADC大型化從而拍攝元件的面積進一步增大。

另一方面，塊并列型ADC按每個有效像素的塊(例如每個10像素×10像素的塊)設置ADC。但是，為了用一個ADC讀出塊內的各像素，需要想辦法使用復雜的控制線或者在拍攝芯片一側配置控制用晶體管等。另外，每個塊的ADC分別獨立地工作。因此，ADC的發熱也獨立地產生，信號處理芯片有時會局部地發熱?？烧J為信號處理芯片中的局部發熱會傳遞給層疊的拍攝芯片，并給拍攝芯片的工作帶來影響。

用于解決問題的手段

在本發明的第1方式中，提供一種拍攝元件，呈矩陣狀地配置有多個像素的拍攝芯片；以及信號處理芯片，具有按一個或多個像素列或者按一個或多個像素行設置并對從像素輸出的像素信號進行信號處理的元件，所述信號處理芯片層疊在所述拍攝芯片上。

在本發明的第2方式中，提供使用了上述拍攝元件的拍攝裝置。

此外，上述發明內容并未列舉本發明的全部必要特征。另外，這些特征組的子組合也可以成為發明。

附圖說明

圖1是本實施方式的拍攝元件100的剖視圖。

圖2是說明拍攝芯片113的像素排列和單位組131的圖。

圖3表示像素150的等效電路圖。

圖4是表示拍攝芯片113中的多個像素150和凸塊109的配置例的圖。

圖5是表示配置在信號處理芯片111的ADC配置面上的多個ADC180的圖。

圖6是表示拍攝芯片113中的多個像素150和凸塊109的另一配置例的圖。

圖7是表示拍攝芯片113中的多個像素150和TSV(Through Silicon Via：硅貫通電極)120的配置例的圖。

圖8是表示配置在信號處理芯片111的ADC配置面上的多個ADC180和TSV120的圖。

圖9是與拍攝芯片113一起地表示具有模擬CDS(Correlated Double Sampling：相關雙采樣)電路186的信號處理芯片111的概要的圖。

圖10是表示具有模擬CDS電路186的信號處理芯片111的工作例的時序圖。