[發明專利]具有納米線存取晶體管的DRAM

有效

• 申請號: 201380027013.1
• 申請日: 2013-05-15
• 公開（公告）號: CN104335349B
• 公開（公告）日: 2017-05-10
• 發明（設計）人: J·常;J·W·斯萊特
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 馬景輝

技術領域

本公開涉及半導體結構，特別地，涉及包括納米線存取晶體管的動態隨機存取存儲器(DRAM)單元及其制造方法。

背景技術

為了得到高面積電容(area capacitance)和低器件泄漏，在各種半導體芯片中使用深溝槽電容器。通常，深溝槽電容器提供范圍在4fF(毫微微法)至120fF的電容。深溝槽電容器可被用作動態隨機存取存儲器(DRAM)中的電荷存儲單元，動態隨機存取存儲器可被設置為獨立式半導體芯片，或者可被嵌入片上系統(SoC)半導體芯片中。深溝槽電容器還可用于各種電路應用中，諸如用于射頻(RF)電路中的電荷泵或容性模擬組件中。

隨著半導體器件的尺寸縮放，采用具有環繞式(wraparound)柵結構的半導體納米線晶體管來提供優于傳統場效應晶體管的增強的柵控制和更低的漏電流。然而，這種半導體納米線晶體管與深溝槽電容器的集成仍然是個挑戰，因為半導體納米線因半導體納米線的橫向尺寸小而固有地限制了與任何其它結構的接觸面積。

發明內容

一種半導體納米線，與環繞式半導體部分一體地形成，該環繞式半導體部分接觸位于深溝槽上部部分并且接觸深溝槽電容器的內部電極的導電頂蓋結構的側壁。半導體納米線懸于埋入絕緣體層上方。柵電介質層形成在包括半導體納米線和環繞式半導體部分的圖案化的半導體材料結構的表面上。環繞式柵電極部分繞半導體納米線的中心部分形成并且形成柵分隔件。去除圖案化的半導體材料結構的物理暴露部分，執行選擇性外延和金屬化，以將半導體納米線的源側端部連接到導電頂蓋結構。

根據本公開的一方面，一種半導體結構包括嵌入基板中的溝槽電容器。溝槽電容器包括內部電極、節點電介質和外部電極。該半導體結構還包括接觸內部電極并且覆在內部電極上的導電頂蓋結構。另外，該半導體結構包括覆在基板中的絕緣體層上的半導體納米線。源區接觸半導體納米線的一端。源側金屬半導體合金部分接觸源區和導電頂蓋結構。

根據本公開的另一方面，提供了一種形成半導體結構的方法。在包括操縱基板、埋入絕緣體層和頂部半導體層的絕緣體上半導體基板中，形成包括內部電極、節點電介質和外部電極的溝槽電容器。在所述內部電極上方形成導電頂蓋結構。用頂部半導體層的一部分形成包括半導體納米線和環繞式半導體部分的圖案化的半導體材料結構，所述環繞式半導體部分橫向接觸所述導電頂蓋結構。形成所述半導體納米線的與所述環繞式半導體部分鄰接的部分。所述半導體納米線的端面被物理暴露。通過沉積至少一種導電材料，在所述物理暴露的端面和所述導電頂蓋結構之間形成導電路徑。

附圖說明

圖1A是根據本公開的實施例的在絕緣體上半導體(SOI)基板中形成深溝槽電容器、導電頂蓋結構和電介質頂蓋結構之后的示例性半導體結構的俯視圖。

圖1B是沿著圖1A的垂直面B-B’的示例性半導體結構的垂直剖視圖。

圖2A是根據本公開的實施例的在將頂部半導體層光刻圖案化成圖案化的半導體材料結構之后的示例性半導體結構的俯視圖。

圖2B是沿著圖2A的垂直面B-B’的示例性半導體結構的垂直剖視圖。

圖3A是根據本公開的實施例的在去除光致抗蝕劑之后的示例性半導體結構的俯視圖。

圖3B是沿著圖3A的垂直面B-B’的示例性半導體結構的垂直剖視圖。

圖4A是根據本公開的實施例的在將圖案化的半導體材料部分變薄和變窄之后的示例性半導體結構的俯視圖。

圖4B是沿著圖4A的垂直面B-B’的示例性半導體結構的垂直剖視圖。

圖5A是根據本公開的實施例的在通過去除埋入絕緣體層的部分來底切半導體納米線和環繞式半導體部分之后的示例性半導體結構的俯視圖。

圖5B是沿著圖5A的垂直面B-B’的示例性半導體結構的垂直剖視圖。

圖6A是根據本公開的實施例的在形成柵電介質層之后的示例性半導體結構的俯視圖。

圖6B是沿著圖6A的垂直面B-B’的示例性半導體結構的垂直剖視圖。

圖7A是根據本公開的實施例的在形成柵堆疊之后的示例性半導體結構的俯視圖。

圖7B是沿著圖7A的垂直面B-B’的示例性半導體結構的垂直剖視圖。

圖8A是根據本公開的實施例的在去除圖案化半導體材料部分的焊盤部分之后的示例性半導體結構的俯視圖。

圖8B是沿著圖8A的垂直面B-B’的示例性半導體結構的垂直剖視圖。