[發明專利]用于通過中間階層運算的并行計算來加速計算的方法和裝置

有效

• 申請號: 201380026108.1
• 申請日: 2013-05-07
• 公開（公告）號: CN104364755B
• 公開（公告）日: 2019-04-02
• 發明（設計）人: 維努·坎達戴
• 申請（專利權）人: 維努·坎達戴
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京思睿峰知識產權代理有限公司 11396
• 代理人: 謝建云

1.一種處理中間階層運算的系統，包括：

通用多功能加速器，其連接到所述系統的系統總線，所述系統總線被配置為將通用多功能加速器連接到所述系統的各種部件，所述通用多功能加速器被配置為接收來自所述系統中的主處理器的應用的預先設計的指令；

系統存儲器，其被配置為包含應用的數據，所述系統存儲器經由所述系統總線連接到所述通用多功能加速器；以及

本地存儲器，其通過專用接口連接到所述通用多功能加速器，所述本地存儲器被配置為從所述系統存儲器接收所述數據并且在本地存儲所述數據，所述數據是所述通用多功能加速器執行所述中間階層運算的數據集。

2.根據權利要求1所述的系統，其中所述通用多功能加速器還包括：

系統接口，其被配置為經由所述系統總線從所述系統存儲器接收具有系統存儲器地址的所述數據；

系統數據地址生成器，其被配置為計算本地地址，所述本地地址是與所述系統總線上接收的所述系統存儲器地址相對應的所述本地存儲器中的位置；

本地存儲器接口，其被配置為經由數據總線將所述數據存儲在所述本地存儲器中的所述本地地址位置中；

處理器接口，其被配置為經由所述主處理器的密切耦合的端口從所述主處理器接收所述應用的預先設計的指令；

指令解碼器，其被配置為從所述主處理器接口接收所述指令，所述指令解碼器進一步被配置為解碼所述指令并且生成多個控制信號以供未來使用；

本地數據地址生成器，其被配置為經由多個控制總線和第二地址總線從所述指令解碼器接收所述多個控制信號中的一些控制信號，所述本地數據地址生成器進一步被配置為確定包含所述數據的所述本地地址位置的源數據地址數據和被配置為將計算結果存儲在所述數據上的目的地數據地址，其中所述本地存儲器接口被配置為從所述本地數據地址生成器接收所述源數據地址和目的地數據地址，所述本地存儲器接口進一步被配置為在源地址處訪問所述本地存儲器中的數據并且將所述數據傳送到可編程計算單元，以經由第二數據總線執行所述中間階層運算；以及

所述可編程計算單元被配置為從所述本地存儲器接口接收數據，所述可編程計算單元進一步被配置為從所述指令解碼器接收所述多個控制信號中的一些控制信號，所述可編程計算單元進一步被配置為對所述數據執行所述中間階層運算，并且產生所述結果，其中所述結果經由所述本地存儲器接口被存儲在所述本地存儲器中的所述目的地數據地址處，其中所述系統數據地址生成器進一步被配置為接收存儲所述結果的第二系統存儲器地址，并且此后計算與所述目的地數據地址相對應的第二本地存儲器地址，其中所述結果在經由所述本地存儲器接口被傳送到所述系統接口之前被訪問，其中與所述結果相對應的所述數據和所述第二系統存儲器地址最終經由所述系統總線被傳送到所述系統存儲器。

3.根據權利要求1所述的系統，其中所述中間階層運算包括算術運算和邏輯運算的組合以及需要由所述算術運算和邏輯運算的組合執行的數據訪問，并且其中所述中間階層運算在預先設計的指令中被指定。

4.根據權利要求2所述的系統，其中所述系統接口被配置為使得所述本地存儲器中的所有本地存儲器塊作為單個存儲器塊向所述系統呈現，使得加載或存儲直接存儲器訪問傳送操作足以將數據傳送到所述本地存儲器中并且從所述本地存儲器傳送出去。

5.根據權利要求2所述的系統，其中所述本地存儲器接口被配置為將所述數據存儲在所述本地存儲器的幾個對應塊中，并且被配置為將所述結果存儲在所述本地存儲器的幾個對應塊中。

6.根據權利要求2所述的系統，其中所述指令解碼器進一步被配置為通過模式信號數據總線將基于所述預先設計的指令中的配置參數的模式信號傳送到所述本地數據地址生成器和所述可編程計算單元。

7.根據權利要求6所述的系統，其中所述配置參數配置所述中間階層運算的算術運算和邏輯運算的組合，基于所述組合，所述可編程計算單元被配置為執行所需數目的乘法和加法。